Performance and complexity optimization in heterogeneous multiprocessors system on chip

Optimisation des performances et de la complexité dans les architectures multiprocesseurs hétérogènes sur puce

Bouthaina Dammak Masmoudi (1)

1 LAMIH - Laboratoire d'Automatique, de Mécanique et d'Informatique industrielles et Humaines - UMR 8201

No summary in english

Les travaux présentés dans cette thèse visent le développement d'une méthodologie capable d’estimer rapidement les performances d’une architecture MPSoC avec des instructions spécialisées. Pour ces architectures, l’outil proposé intègre une méthodologie de partage des accélérateurs hardwares pour les mêmes motifs de calcul. L’idée est donc de trouver dans les différentes applications parallèles exécutées par les différents processeurs des motifs de calcul communs. Ces motifs seront alors implantés sur le FPGA par un nombre réduit d’accélérateurs partagés entre les processeurs. Grâce à des modèles de programmation mixte, la méthodologie développée est capable de trouver, pour des performances exigés par le concepteur, le nombre optimal d’accélérateurs privés et/ou partagés pour les différents motifs.

Mots clés: MPSoC Architecture; Hardware accelerators; Fpga

Mots clés: Architecture MPSoC; Accélérateurs hardwares; Fpga

Domaines: Micro et nanotechnologies/Microélectronique

Bouthaina Dammak Masmoudi. Performance and complexity optimization in heterogeneous multiprocessors system on chip. Micro and nanotechnologies/Microelectronics. Université de Valenciennes et du Hainaut-Cambresis; École nationale d'ingénieurs de Sfax (Tunisie), 2015. English. ⟨NNT : 2015VALE0028⟩. ⟨tel-01405886⟩