miniaturization and reliability of copper pillar interconnections on"System In Package" (sip) assemblies for the aeronautical field
Miniaturisation et fiabilité des interconnexions copper pillar sur desassemblages de type « System In Package » (sip) pour le domaine aéronautique
Résumé
The thesis is opening towards new technical solutions. The aim of this study is twofold, the first is tominiaturize the electronics to achieve a factor of 10 in integration compared to a conventional CMStechnology, the second is to improve the system in package reliability for aeronautics, defense and space.The first step concerns the manufacture of an assembly composed by a silicon chip and an organicsubstrate. These two entities will allow the study of the report by flip chip. To do so, micro-pillar type copperand tin-silver solder connections, otherwise known as copper pillar, will be used. The impact of differentdesign and assembly parameters on thermal cycles reliability will be studied.In a second step, finite element simulations are carried out on the assemblies in order to obtainpredictions on the reliability during thermal cycles using as a criterion the viscoplastic energy. Thesimulations and the experimental results will eventually be compared, and the gaps will be discussed.Failures analysis during thermal cycles will be based on the analysis of copper pillar interconnectionsby micro-sections and SEM and EBSD imaging. Thickness changing in intermetallic, cracking in the solder aswell as grain size and recrystallization phenomena will be presented and commented.The final objectives of this work are, from an academic point of view, to highlight first of all, theC2 - Restrictedbehaviors involved in the reliability of such interconnections in a binding thermo-mechanical environment,and moreover, the failure mechanisms. Then, it is to establish a predict life model that is representative ofthe experimental results obtained. Finally, it will define design rules that can then be used at Safran for therealization of SIP.
La thèse s’inscrit dans un contexte d’ouverture vers de nouvelles solutions techniques. L’objectif quiest porté par cette étude est double, le premier est de miniaturiser l’électronique pour atteindre un gaind’un facteur 10 en intégration par rapport à une technologie CMS classique, le second est d’améliorer lafiabilité des assemblages de type « System In Package » ainsi obtenus pour les domaines aéronautique,défense et spatial.La première phase de travail concerne la fabrication d’un assemblage composé d’une puce en siliciumet d’un substrat organique. Ces deux entités permettront l’étude du report par flip chip. Pour ce faire, desconnexions de type micro-piliers en cuivre et en alliage étain-argent, autrement appelées « copper pillar »seront mises en place. L’impact des différents paramètres de conception et d’assemblage sur la fiabilité encycles thermiques seront étudiés.Dans une seconde phase, des simulations par éléments finis sont effectuées sur les assemblages afind’obtenir des prédictions sur la fiabilité au cours de cycles thermiques en utilisant comme critère l’énergieviscoplastique. Les simulations et les résultats expérimentaux seront finalement comparés et les écartsseront discutés.L’analyse de défaillances au cours des cycles thermiques reposera sur l’analyse des interconnexions« copper pillar » par micro-sections et imagerie SEM et EBSD. Les évolutions d’épaisseur d’intermétalliques,des fissurations dans la brasure ainsi que la taille des grains et les phénomènes de recristallisation serontprésentés et commentés.Les objectifs finaux de ce travail sont, d‘un point de vue académique, de mettre en lumière toutd’abord, les comportements mis en jeu dans la fiabilité de telles interconnexions dans un environnementthermo-mécanique contraignant, et, par ailleurs, les mécanismes de défaillance. Ensuite, il s’agit d’établirun modèle de vieillissement qui soit représentatif des résultats expérimentaux obtenus. Enfin, il s’agira dedéfinir des règles de conception qui pourront ensuite être utilisées au niveau de Safran pour la réalisationdes assemblages SIP intégrés dans des systèmes embarqués.
Origine : Version validée par le jury (STAR)
Loading...