Skip to Main content Skip to Navigation
Theses

Efficient Code Generation for Hardware Accelerators by Refining Partially Specified Implementations

Ulysse Beaugnon 1
1 Parkas - Parallélisme de Kahn Synchrone
DI-ENS - Département d'informatique de l'École normale supérieure, CNRS - Centre National de la Recherche Scientifique, Inria de Paris
Résumé : Les compilateurs cherchant à améliorer l’efficacité des programmes doivent déterminer quelles optimisations seront les plus bénéfiques. Ce problème est complexe, surtout lors des premières étapes de la compilation où chaque décision influence les choix disponibles aux étapes suivantes. Nous proposons de représenter la compilation comme le raffinement progressif d’une implémentation partiellement spécifiée. Les décisions possibles sont toutes connues dès le départ et commutent. Cela permet de prendre les décisions les plus importantes en premier et de construire un modèle de performance capable d'anticiper les potentielles optimisations. Nous appliquons cette approche pour générer du code d'algèbre linéaire ciblant des GPU et obtenons des performances comparables aux bibliothèques optimisées à la main.
Document type :
Theses
Complete list of metadatas

Cited literature [66 references]  Display  Hide  Download

https://hal.archives-ouvertes.fr/tel-02385303
Contributor : Ulysse Beaugnon <>
Submitted on : Thursday, November 28, 2019 - 5:11:50 PM
Last modification on : Saturday, November 30, 2019 - 1:45:38 AM
Document(s) archivé(s) le : Saturday, February 29, 2020 - 7:25:45 PM

File

phd.pdf
Files produced by the author(s)

Identifiers

  • HAL Id : tel-02385303, version 1

Collections

Citation

Ulysse Beaugnon. Efficient Code Generation for Hardware Accelerators by Refining Partially Specified Implementations. Programming Languages [cs.PL]. Ecole Normale Superieure de Paris - ENS Paris, 2019. English. ⟨tel-02385303⟩

Share

Metrics

Record views

77

Files downloads

116