E. Simoen, A. Vinícius-de-oliveira, D. Boudier, J. Mitard, L. Witters et al., « (Invited) Generation-recombination noise in advanced CMOS devices, Electrochemical Society Transactions, vol.75, issue.5, pp.111-120, 2016.

B. Cretu, D. Boudier, E. Simoen, A. Veloso, and N. Collaert, « Assessement of DC and low-frequency noise performances of triple-gate FinFETs at cryogenic temperatures, Science and Technology, vol.31, issue.12, pp.1-9, 2016.

D. Boudier, B. Cretu, E. Simoen, R. Carin, A. Veloso et al., Low frequency noise assessment in n-and p-channel sub-10 nm triple-gate FinFETs : Part I : Theory and methodology, vol.128, pp.102-108, 2017.
URL : https://hal.archives-ouvertes.fr/hal-01712351

D. Boudier, B. Cretu, E. Simoen, R. Carin, A. Veloso et al., Low frequency noise assessment in n-and p-channel sub-10 nm triple-gate FinFETs : Part II : Measurements and results, vol.128, pp.109-114, 2017.
URL : https://hal.archives-ouvertes.fr/hal-01712353

D. Boudier, B. Cretu, E. Simoen, A. Veloso, and N. Collaert, « Detailed characterisation of Si Gate-All-Around Nanowire MOSFETs at cryogenic temperatures, Solid-State Electronics, vol.143, pp.27-32, 2018.

D. Boudier, B. Cretu, E. Simoen, R. Carin, A. Veloso et al., « Low frequency noise assessment in n-and p-channel sub-10 nm triple-gate FinFETs, Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon, 2016.

D. Boudier, B. Cretu, E. Simoen, A. Veloso, and N. Collaert, On quantum effects and low frequency noise spectroscopy in Si Gate-All-Around Nanowire MOSFETs at cryogenic temperatures, Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon (EUROSOI-ULIS), pp.5-8, 2017.
URL : https://hal.archives-ouvertes.fr/hal-01712370

D. Boudier, B. Cretu, E. Simoen, A. Veloso, and N. Collaert, On trap identification in triple-gate FinFETs and Gate-All-Around nanowire MOSFETs using low frequency noise spectroscopy, 2017 International Conference on Noise and Fluctuations (ICNF), pp.1-4, 2017.
URL : https://hal.archives-ouvertes.fr/hal-01712376

D. Boudier, B. Cretu, E. Simoen, A. Veloso, and N. Collaert, « Discussion on the 1/f noise in Si gate-all-around nanowire MOSFETs at liquid helium temperatures, Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon (EUROSOI-ULIS), 2018.

G. Hellings, H. Mertens, A. Subirats, E. Simoen, T. Schram et al., SiGe Superlattice I/O FinFETs in a Vertically-stacked Gate-All-Around Horizontal Nanowire Technology, Symposia on VLSI Technology and Circuits, 2018.

. Nobelprize, The Nobel Prize in Physics, 1956.

, IRDS : Application Benchmarking. Rapport technique, International Roadmap for Devices and Systems, 2017.

G. E. Moore, Cramming more components onto integrated circuits, Electronics, vol.38, 1965.

G. E. Moore, Progress in digital integrated electronics, IEEE Technical Digest, pp.11-13, 1975.

G. E. Moore, No exponential is forever : but "Forever" can be delayed ! [semiconductor industry, 2003 IEEE International Solid-State Circuits Conference, vol.1, pp.20-23, 2003.

, IRDS : More Moore. Rapport technique, International Roadmap for Devices and Systems, 2017.

Y. Tsividis and C. Mcandrew, Operation and modeling of the MOS transistor, vol.2, pp.65-111, 2012.

T. Skotnicki, Transistor MOS et sa technologie de fabrication, volume e2430, 2000.

Y. Tsividis and C. Mcandrew, Operation and modeling of the MOS transistor, vol.4, pp.151-232, 2012.

G. Ghibaudo and F. Balestra, A method for MOSFET parameter extraction at very low temperature, Solid-State Electronics, vol.32, issue.3, pp.221-223, 1989.

G. Ghibaudo, Analytical modelling of the MOS transistor, Physica Status Solidi (a), vol.113, pp.223-240, 1989.

Y. Taur and T. H. Ning, Fundamentals of modern VLSI devices, 1998.
DOI : 10.1017/cbo9781139195065

D. S. Jeon and D. E. Burk, MOSFET electron inversion layer mobilities-a physically based semi-empirical model for a wide temperature range, IEEE Transanctions on Electron Devices, vol.36, issue.8, pp.1456-1463, 1989.

S. M. Sze, K. Kwok, and . Ng, Physics of semiconductor devices, 2007.
DOI : 10.1002/0470068329
URL : http://cds.cern.ch/record/1092737/files/9780471143239_TOC.pdf

M. Martin-von-haartman and . Ostling, Low-frequency noise in advanced MOS devices, vol.3, pp.53-96, 2007.

A. Shin-ichi-tagaki, M. Toriumi, H. Iwase, and . Tango, On the universality of inversion layer mobility in Si MOSFET's : Part I-Effects of substrate impurity concentration, IEEE Transactions on Electron Devices, vol.42, issue.12, pp.2357-2362, 1994.

C. Mourrain, B. Cretu, G. Ghibaudo, and P. Cottin, New method for parameter extraction in deep submicrometer MOSFETs, IEEE International Conference on Microelectronic Test Structures (ICMTS), pp.181-186, 2000.

, Krunoslav Romanjek : Caractérisation et modélisation des transistors CMOS des technologies 50 nm et en deçà, 2004.

S. Cristoloveanu and F. Balestra, Technologie silicium sur isolant (SOI), volume e2380. Techniques de l'ingénieur, 2013.

S. G. Chamberlain and S. Ramanan, Drain-induced barrier lowering analysis in VLSI MOSFET devices using two-dimensional numerical simulation, IEEE Transactions on Electron Devices, vol.33, issue.11, pp.1745-1751, 1986.

, Intel? 22 nm Technology, 2018.

R. Talmat, ´ Etude des phénomènes de transport de porteurs et du bruit basse fréquence en fonction de la température dans les transistors MOSFETs nanométriques (FinFETs), 2011.

. Jean-pierre, Colinge : FinFETs and other multi-gate transistors, 2008.

, IRDS : Executive Summary. Rapport technique, International Roadmap for Devices and Systems, 2017.

G. Hellings, H. Mertens, A. Subirats, E. Simoen, T. Schram et al., Si/SiGe superlattice I/O FinFETs in a vertically-stacked gate-all-around horizontal nanowire technology, Symposia on VLSI Technology and Circuits proceedings. 2018 Symposia on VLSI Technology and Circuits, 2018.

A. Veloso, M. J. Cho, E. Simoen, G. Hellings, P. Matagne et al., Gate-All-Around Nanowire FETs vs. Triple-Gate FinFETs : on gate integrity and device characteristics, vol.72, pp.85-95, 2016.

D. Mathiot, Dopage et diffusion dans le silicium

S. D. Santos, B. Cretu, V. Strobel, J. Routoure, R. Carin et al., Low-frequency noise assessment in advanced UTBOX SOI nMOSFETs with different gate dielectrics, SolidState Electronics, vol.97, pp.14-22, 2014.
URL : https://hal.archives-ouvertes.fr/hal-00994378

M. Martin-von-haartman and . Ostling, Low-frequency noise in advanced MOS devices, pp.1-22, 2007.

F. N. , Hooge : 1/f noise sources, IEEE Transanctions on Electron Devices, vol.41, issue.11, pp.1926-1935, 1994.

J. B. Johnson, Thermal agitation of electricity in conductors, Physics Review, vol.32, pp.97-109, 1928.

H. Nyquist, Thermal agitation of electric charge in conductors, Physics Review, vol.32, pp.110-113, 1928.

W. Schottky, Uber spontane Stromsch wankungen in verschieden Elektrizitätsleitern, Annalen der Physik, vol.57, pp.541-567, 1918.

A. Van, Noise in solid state devices and circuits, 1989.

W. Shockley, W. Thornton, and . Read, Statistics of the Recombinations of Holes and Electrons, vol.87, pp.835-842, 1952.

D. C. Murray, A. G. Evans, and J. C. Carter, Shallow defects responsible for GR noise in MOSFET's, IEEE Transactions on Electron Devices, vol.38, issue.2, pp.407-416, 1991.

N. B. Lukyanchikova, Noise and fluctuations control in electronic devices, chapitre Sources of the Lorentzian Components in the Low-Frequency Noise Spectra of Submicron Metal-Oxide-Semiconductor Field-Effect Transistors, pp.201-233, 2002.

L. D. Yau and C. T. , Sah : Theory and experiments of low-frequency generationrecombination noise in MOS transistors, IEEE Transactions on Electron Devices, ED, vol.16, pp.170-177, 1969.

F. Scholz, J. M. Hwang, and D. K. , Schroder : Low frequency noise and DLTS as semiconductor device characterization tools, Solid-State Electronics, vol.31, issue.2, pp.205-217, 1988.

V. Grassi, C. F. Colombo, and D. V. , Camin : Low frequency noise versus temperature spectroscopy of recently designed Ge JFET's, IEEE Transactions on Electron Devices, vol.48, issue.12, pp.2899-2905, 2001.

D. V. Camin, C. F. Colombo, and V. Grassi, Low frequency noise versus temperature spectroscopy of Ge JFETs, Si JFETs and Si MOSFETs, Journal de Physique IV, vol.12, pp.37-44, 2002.

S. Machlup, Noise in semiconductors : spectrum of a two-parameter random signal, Journal of Applied Physics, vol.25, pp.341-343, 1954.

A. L. Mcwhorter, Semiconductor surface physics, 1957.

F. N. , Hooge : 1/f noise is no surface effect, Physics Letters A, vol.29, pp.139-140, 1969.

G. Ghibaudo, O. Roux, C. Nguyen-duc, F. Balestra, and J. Brini, Improved analysis of low frequency noise in Field-Effect MOS transistors, Physica Status Solidi, pp.124-571, 1991.

K. K. Hung, P. K. Ko, and Y. C. Cheng, A unified model for the flicker noise in metaloxide-semiconductor field-effect-transistors, IEEE Transanctions on Electron Devices, vol.37, pp.654-665, 1990.

F. N. Hooge, T. G. Kleinpenning, and L. K. Vandamme, Experimental studies on 1/f noise, Reports on Progress in Physics, vol.44, pp.479-531, 1981.

T. Gérard-ghibaudo and . Boutchacha, Electrical noise and RTS fluctuations in advanced CMOS devices. Microelectronics Reliability, vol.42, pp.573-582, 2002.

E. Simoen and C. Claeys, On the flicker noise in submicron silicon MOSFETs, Solid State Electronics, vol.43, pp.865-882, 1999.

C. Claeys, A. Mercha, and E. Simoen, Low-frequency noise assessment for deep submicrometer CMOS technology nodes, Journal of Electrochemical Society, vol.151, pp.307-318, 2004.

L. K. Vandamme and X. Li, Rigaud : 1/f noiser in MOS devices, mobility or number fluctuations ?, IEEE Transactions on Electron Devices, vol.41, pp.1936-1945, 1994.

G. Olivier-roux-dit-buisson, J. Ghibaudo, and . Brini, Model for drain current RTS amplitude in small-area MOS transistors, Solid-State Electronics, vol.35, issue.9, pp.1273-1276, 1992.

S. Christensson, I. Lundström, and C. Svensson, Low-frequency noise in MOS transistors, Solid-State Electronics, vol.11, pp.797-812, 1968.

R. Jayaraman and G. Charles, Sodini : A 1/f noise technique to extract the oxide trap density near the conduction band edge of silicon, IEEE Transanctions on Electron Devices, vol.36, pp.1773-1782, 1989.

F. N. Hooge, Discussion of recent experiments on 1/f noise. Physica, vol.60, pp.130-144, 1972.

F. N. Hooge and L. K. Vandamme, Lattice scattering causes 1/f noise, Physics Letters A, vol.66, pp.130-144, 1978.

I. M. Hafez, G. Ghibaudo, and F. Balestra, A study of flicker noise in MOS transistors operated at room and liquid helium temperatures, Solid-State Electronics, vol.33, issue.12, pp.1525-1529, 1990.

X. Li and L. K. , Vandamme : 1/f noise in series restance of LDD MOSTs, SolidState Electronics, vol.35, issue.10, pp.1471-1475, 1992.

A. Ortiz-conde, F. J. García-sánchez, J. Muci, A. T. Barrios, J. J. Liou et al., Revisiting MOSFET threshold voltage extraction methods. Microelectronics Reliability, vol.53, pp.90-104, 2013.

M. F. Hamer, First-order parameter extraction on enhancement silicon MOS transistors, IEEE Proceedings I-Solid-State and Electron Devices, vol.133, pp.49-54, 1986.

G. Ghibaudo, New method for the extraction of MOSFET parameters, Electronics Letters, vol.24, p.543, 1988.
URL : https://hal.archives-ouvertes.fr/jpa-00227914

Y. Taur, D. S. Zicherman, D. R. Lombardi, P. J. Restle, C. H. Hsu et al., Shahidi : A new "shift and ratio" method for MOSFET channel-length extraction, IEEE Electron Device Letters, vol.13, issue.5, pp.267-269, 1992.

P. K. Mclarty, S. Cristoloveanu, O. Faynot, V. Misra, J. R. Hauser et al., A simple parameter extraction method for ultra-thin oxide MOSFETs, Solid-State Electronics, vol.38, issue.6, pp.1175-1177, 1995.

D. Fleury, A. Cros, H. Brut, and G. Ghibaudo, New Y-function-based methodology for accurate extraction of electrical parameters on nano-scaled MOSFETs, IEEE International Conference on Microelectronic Test Structures (ICMTS), pp.160-165, 2008.
URL : https://hal.archives-ouvertes.fr/hal-00392150

D. Boudier, B. Cretu, and E. Simoen, Régis Carin, Anabela Veloso, Nadine Collaert et Aaron Thean : Low frequency noise assessment in n-and pchannel sub-10 nm triple-gate FinFETs, Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon (EUROSOI-ULIS), 2016.

D. Boudier, B. Cretu, and E. Simoen, Anabela Veloso et Nadine Collaert : Low frequency noise assessment in n-and p-channel sub-10 nm triple-gate FinFETs : Part II : Measurements and results, Solid-State Electronics, vol.128, pp.109-114, 2017.

G. Ghibaudo, Critical MOSFETs operation for low voltage/low power IC's : Ideal characteristics, parameter extraction, electrical noise and RTS fluctuations, vol.39, pp.31-57, 1997.

F. Balestra, I. M. Hafez, and G. Ghibaudo, Characterization and modelling of Si MOSFETs at liquid helium temperature, Proceedings of the Workshop on Low Temperature Semiconductor Electronics, 1989.

F. Balestra and G. Ghibaudo, Brief review of the MOS device physics for low temperature electronics, Solid-State Electronics, vol.37, issue.12, pp.1969-1975, 1994.

G. Ghibaudo and F. Balestra, Low temperature characterization of silicon CMOS devices, Microlectronics Reliability, vol.37, pp.1353-1366, 1997.

I. M. Hafez, G. Ghibaudo, and F. Balestra, Assessment of interface state density in silicon metal-oxide-semiconductor transistors at room, liquid-nitrogen, and liquid-helium temperatures, Journal of Applied Physics, vol.67, issue.4, pp.1950-1952, 1990.

B. Eddy-simoen, L. Dierickx, and J. Warmerdam, Vermeiren et Cor Claeys : Freezeout effects on NMOS transistor characteristics at 4.2 K, IEEE Transactions on Electron Devices, vol.36, issue.6, pp.1155-1161, 1989.

B. Cretu, D. Boudier, and E. Simoen, Anabela Veloso et Nadine Collaert : Assessement of DC and low-frequency noise performances of triple-gate FinFETs at cryogenic temperatures. Semiconductor Science and Technology, vol.31, pp.1-9, 2016.

D. Boudier, B. Cretu, and E. Simoen, Anabela Veloso et Nadine Collaert : On quantum effects and low frequency noise spectroscopy in Si Gate-All-Around Nanowire MOSFETs at cryogenic temperatures, Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon (EUROSOIULIS), pp.5-8, 2017.

M. A. Pavanello, J. A. Martino, E. Simoen, R. Rooyackers, N. Collaert et al., Temperature influences on FinFETs with undoped body, vol.6, pp.211-216, 2007.

R. Talmat, S. Put, N. Collaert, A. Mercha, C. Claeys et al., High-temperature characterization of advanced strained nMuGFETs, EUROSOI'2010, p.993868, 2010.
URL : https://hal.archives-ouvertes.fr/hal-00993868

D. Boudier, B. Cretu, and E. Simoen, Anabela Veloso et Nadine Collaert : Detailed characterisation of Si Gate-All-Around Nanowire MOSFETs at cryogenic temperatures, Solid-State Electronics, vol.134, pp.27-32, 2018.

H. Achour, R. Talmat, B. Cretu, J. Routoure, A. Benfdila et al., Mercha et Cor Claeys : DC and low frequency noise performances of SOI p-FinFETs at very low temperature, Solid-State Electronics, vol.90, pp.160-165, 2013.

H. Achour, B. Cretu, J. Routoure, and R. Carin, Rachida Talmat, A. Benfdila, Eddy Simoen et Cor Claeys : In depth static and low-frequency noise characterization of n-channel FinFETs on SOI substrates at cryogenic temperature, Solid-State Electronics, vol.98, pp.12-19, 2014.

D. Boudier, B. Cretu, and E. Simoen, Anabela Veloso et Nadine Collaert : Discussion on the 1/f noise in Si gate-all-around nanowire MOSFETs at liquid helium temperatures, Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon (EUROSOI-ULIS), 2018.

L. Ma, W. Han, and H. Wang, Xiang Yang et Fuhua Yang : Observation of degenerate one-dimensional subbands in single n-channel junctionless nanowire transistors, IEEE Electron Device Letters, vol.36, issue.9, pp.941-943, 2015.

B. Paz, M. Cassé, S. Barraud, G. Reimbold, M. Vinet et al., Cryogenic operation of OmegaGate p-type SiGe-on-Insulator nanowire MOSFETs, Proceedings of the 2018 Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon, 2018.

L. Ma, W. Han, H. Wang, W. Hong, and Q. Lyu, Xiang Yang et Fuhua Yang : Electron transport behaviors through donor-induced quantum dot array in heavily n-doped junctionless nanowire transistors, Journal of Applied Physics, vol.117, 2015.

D. Boudier, B. Cretu, and E. Simoen, Anabela Veloso et Nadine Collaert : Low frequency noise assessment in n-and p-channel sub-10 nm triple-gate FinFETs : Part I : Theory and methodology, Solid-State Electronics, vol.128, pp.102-108, 2017.

B. Nafaa, . Cretu, . Ismail, . Touayar, and . Simoen, Impact of channel orientation on low frequency noise performances of UTBOX nMOSFETs operated at liquid nitrogen temperature, International Conference on Noise and Fluctuations (ICNF), pp.1-4, 2017.
URL : https://hal.archives-ouvertes.fr/hal-01712399

B. Cretu, E. Simoen, and J. Routoure, Régis Carin, Marc Aoulaiche et Cor Claeys : Low frequency noise spectroscopy in rotated UTBOX nMOSFETs, Internation Conference on Noise and Fluctuations, 2015.

E. Simoen, B. Cretu, W. Fang, M. Aoulaiche, J. Routoure et al., Towards single-trap spectroscopy : Generation-recombination noise in UTBOX SOI nMOSFETs, Physica Status Solidi C, vol.12, issue.3, pp.1-7, 2015.
URL : https://hal.archives-ouvertes.fr/hal-01196247

D. Boudier, B. Cretu, and E. Simoen, Anabela Veloso et Nadine Collaert : On trap identification in triple-gate FinFETs and Gate-All-Around nanowire MOSFETs using low frequency noise spectroscopy, International Conference on Noise and Fluctuations (ICNF), pp.1-4, 2017.
DOI : 10.1109/icnf.2017.7985990

H. Achour, B. Cretu, E. Simoen, and J. Routoure, Régis Carin, A. Benfdila, Marc Aoulaiche et Cor Claeys : Identification of Si film traps in pchannel SOI FinFETs using low temperature noise spectroscopy, Solid-State Electronics, vol.112, pp.1-6, 2015.

A. Hallén and N. Keskitalo, Ferenc Masszi et Viliam Nagl : Lifetime in proton irradiated silicon, Journal of Applied Physics, vol.79, issue.8, pp.3906-3914, 1996.

C. Claeys and E. Simoen, Radiation Effects in Advanced Semiconductor Materials and Devices, vol.57, 2002.

B. Cretu, E. Simoen, J. Routoure, R. Carin, M. Aoulaiche et al., xviii Liste des figures 1.1 Régimes d'accumulation et d'inversion dans une structure MOSàMOS`MOSà substrat P. 13 1.2 Structure d'un MOSFET planairè a canal, Internation Conference on Noise and Fluctuations, 2013.

. , Régimes de fonctionnement d'un MOSFET planaire en fonction de la tension de drain V DS

. , Evolution de la mobilité effective limitée par les collisions en fonction de la température et du champélectriquechampélectrique transversal

M. .. Longueurs-de-masque-l-m-,-physique-l-p-et-effective-l-e-d'un, , p.23

H. Poches and M. .. Dans-un,

, Représentation de l'effet DIBL pour deux longueurs de canal, p.26

, SOI) : le film de silicium est compris entre l'oxyde de grille et l'oxyde enterré, MOSFET Silicon On Insulator (silicium sur isolant, p.28

. .. , Structure d'un doigt de FinFETàFinFETà triple-grille (gauche) et réalisation de plusieurs doigts enparalì ele constituant un FinFET (droite), p.29

. , Effet de la tension de grille sur la concentration d'´ electrons en profondeur d'un MOSFETàMOSFET`MOSFETà double grille

, Réalisation de nanofils horizontauxàhorizontaux`horizontauxà grille enrobante (GAA hNW-FET), p.31

.. .. Simulation-tcad-d'un-gaa-hnw-fet-et-d'un-superlattice-finfetàfinfetà-l'´-etat-on,

. , Images des composantsétudiéscomposantsétudiés par microscopé electronique en transmission (TEM)

I. .. , Nanofils horizontaux fabriqués en technologie « 2,5V, p.35

. , Superlattice FinFET (super-FF)

. .. Superlattice-finfet-fabriqués-en-technologie-«-2,5v-i/o-», , p.35

. .. Illustrations-de-défauts-dans-un-réseau-cristallin, , p.38

.. .. Modèles-de-bruit-d'une-résistance,

. , Schémá equivalent en petits signaux d'un MOSFET incluant les sources de bruit

. , la DSP est une combinaison des contributions de bruit blanc, de bruit en 1/f et de bruit de générationrecombinaison

. , Illustration des mécanismes de piégeage et dépiégeage de porteurs de charge par despì eges situés dans l'oxyde de grille

. , Diagrammes de bandes d'´ energies représentant deuxpì eges dans le film de silicium

R. ). , , p.49

. .. , Superposition de lorentziennes menantàmenantà du bruit en 1/f, p.51

. .. Caractéristiques-statiques-typiques-de-finfet, , p.60

. .. , Extraction de la tension de seuil extrapolée V t,ext, p.62

. , Extraction de l'inverse de la pente sous le seuil SS

. , Extraction des paramètres V t et G M ` a partir de la linéarisation de la fonction Y en inversion modérée

. , Extraction des paramètres ? 1 et ? 2 ` a partir de la linéarisation du facteur d'atténuation de mobilité effectif ? ef f

, Vérification du modèle obtenù a partir des paramètres de la fonction Y, p.66

, Extraction de la mobilitémobilité`mobilitéà faible champ µ 0 et de ?Là?L`?Là partir de la relation 3, vol.9, p.67

. , Extraction de la résistance d'accès R accès et de ?Là?L`?Là partir de la méthode de la résistance totale R tot = f(L m )

. , Extraction de la résistance d'accès R accès et du facteur intrinsèque de réduction de mobilité ? 0 ` a partir de la relation ? 1 = f(G M )

, Tension d'Early V EA obtenue en régime de saturation (|V DS | = |V GS | = 1 V), p.72

, Estimation du gain intrinsèque A V ` a partir de la tension d'Early, p.72

. , GS ) en fonction de la température. La miniature est un grossissement mettant enévidenceenévidence les paliers de la transition off-on

. , Manifestation de paliers dans les caractéristiques de transfert I D (V GS ) et de conductance du canal G DS (V GS ) dans un FinFET

, Caractéristiques de transfert en régime linéairè a très faible température, p.75

V. Gs-)-dans-un-nanofil and .. .. ,

. , Linéarisation de la fonction Y d'un nanofiì a canal N. L'extraction des paramètres V t , µ m et ? it est validée en construisant les modèles de courant de drain et de transconductance

, Extraction de la mobilité en fonction de la température, p.79

, Comportement de la tension de seuil en fonction de la température, p.79

K. .. , Rapport g m /I D en régime de saturation, de l'inversion faiblè a l'inversion forte. 81 3.22Évolution22´22Évolution du paramètre DIBL en fonction de L m ` a T = 10, p.82

K. .. , 83 3.25 Estimations de la tension d'Early V EA et du gain intrinsèque A V en régime de saturation (|V DS | = |V GS | = 1 V), Extraction de l'inverse de la pente sous le seuil SSàSS`SSà T = 10

. , Caractéristiques en régime linéairè a 4,2 K pour différentes tensions de drain V

, 27Évolution27´27Évolution de la caractéristique de transfert pour différentes longueurs de canal, vol.86

?. Conductance-du-transistoràtransistorà-v-ds-=-300, Chacun des paliers de la caractéristique de conductance (axe de gauche) correspondàcorrespondà un nombre de sous-bandes remplies (axe de droite), vol.87

. , 90 4.2 ´ Evolution du niveau de bruit en 1/f K f pour différents FinFET en régime linaire

.. .. , Densités spectrales de puissance de bruit en tension de grille S vg (f ), p.95

. , On observe un changement du mécanisme de bruit en 1/f avec le mécanisme de transport des porteurs, ´ Evolution du niveau de bruit en 1/f en fonction de V GS

. .. Dsp-de-bandes-plates-s-v-f-b-dans-les-superlattice-finfet, , p.99

. , 10Évolution10´10Évolution des fréquences caractéristiques de lorentziennes en fonction de la tension de grille

. , Visualisation de l'augmentation de la fréquence caractéristique des lorentziennes avec la température

, Arrhenius explicitant l'´ evolution de la constante de temps caractéristique despì eges du film de silicium en fonction de la température, p.102

. , A i en fonction de la constante de temps caractéristique ? i

. .. Diagrammes-d'arrhenius-dans-plusieurs-composants, , p.105

K. .. , Diagrammes d'Arrhenius issues de spectroscopiesàspectroscopies`spectroscopiesà T 70, p.107

, Extrait de la feuille de route IRDS pour les composants logiques

. , Récapitulatif de l'´ evolution des DSP en fonction de la tension de grille et du courant de drain en régime linéaire

, Synthèse des paramètres extraits en régime linéaire (|V DS | = 20 mV

T. .. , 69 3.2 ´ Evolution de plusieurs paramètres statiques en fonction de la température pour un n-GAA MOSFET

, Synthèse des paramètres extraitsàextraits`extraitsà l'aide de la fonction Y low T adaptée aux basses températures. W f in = W N W = 20 nm

.. .. , Valeurs de l'inverse de la pente sous le seuil SS (mV/dec) pour différents composants (T = 10 K ; |V DS | = 1 V)

, Synthèse des DSP de bandes plates S v f b et densités depì eges d'oxyde n T de plusieurs MOSFET, vol.20

T. .. , , p.93

. , Synthèse des DSP de bandes plates S v f b et densités depì eges d'oxyde n T de plusieurs MOSFET (|V DS | = 20 mV ; T = 10 K)

. .. , Synthèse des paramètres despì eges identifiés (|V DS | = 20 mV), p.107