SIMD-aware word length optimization for floating-point to fixed-point conversion targeting embedded processors

Résumé : Afin de limiter leur coût et/ou leur consommation électrique, certains processeurs embarqués sacrifient le support matériel de l'arithmétique à virgule flottante. Pourtant, pour des raisons de simplicité, les applications sont généralement spécifiées en utilisant l'arithmétique à virgule flottante. Porter ces applications sur des processeurs embarqués de ce genre nécessite une émulation logicielle de l'arithmétique à virgule flottante, qui peut sévèrement dégrader la performance. Pour éviter cela, l'application est converti pour utiliser l'arithmétique à virgule fixe, qui a l'avantage d'être plus efficace à implémenter sur des unités de calcul entier. La conversion de virgule flottante en virgule fixe est une procédure délicate qui implique des compromis subtils entre performance et précision de calcul. Elle permet, entre autre, de réduire la taille des données pour le coût de dégrader la précision de calcul. Par ailleurs, la plupart de ces processeurs fournissent un support pour le calcul vectoriel de type SIMD (Single Instruction Multiple Data) afin d'améliorer la performance. En effet, cela permet l'exécution d'une opération sur plusieurs données en parallèle, réduisant ainsi le temps d'exécution. Cependant, il est généralement nécessaire de transformer l'application pour exploiter les unités de calcul vectoriel. Cette transformation de vectorisation est sensible à la taille des données ; plus leurs tailles diminuent, plus le taux de vectorisation augmente. Il apparaît donc un compromis entre vectorisation et précision de calcul. Plusieurs travaux ont proposé des méthodologies permettant, d'une part la conversion automatique de virgule flottante en virgule fixe, et d'autre part la vectorisation automatique. Dans l'état de l'art, ces deux transformations sont considérées indépendamment, pourtant elles sont fortement liées. Dans ce contexte, nous étudions la relation entre ces deux transformations, dans le but d'exploiter efficacement le compromis entre performance et précision de calcul. Ainsi, nous proposons d'abord un algorithme amélioré pour l'extraction de parallélisme SLP (Superword Level Parallelism ; une technique de vectorisation). Puis, nous proposons une nouvelle méthodologie permettant l'application conjointe de la conversion de virgule flottante en virgule fixe et de l'exploitation du SLP. Enfin, nous implémentons cette approche sous forme d'un flot de compilation source-à-source complètement automatisé, afin de valider ces travaux. Les résultats montrent l'efficacité de cette approche, dans l'exploitation du compromis entre performance et précision, vis-à-vis d'une approche classique considérant ces deux transformations indépendamment.
Type de document :
Thèse
Computer Arithmetic. Université Rennes 1, 2016. English. 〈NNT : 2016REN1S150〉
Liste complète des métadonnées

Littérature citée [175 références]  Voir  Masquer  Télécharger

https://tel.archives-ouvertes.fr/tel-01615270
Contributeur : Abes Star <>
Soumis le : jeudi 12 octobre 2017 - 16:25:10
Dernière modification le : samedi 14 octobre 2017 - 01:10:02

Fichier

EL_MOUSSAWI_Ali_Hassan.pdf
Version validée par le jury (STAR)

Identifiants

  • HAL Id : tel-01615270, version 2

Citation

Ali Hassan El Moussawi. SIMD-aware word length optimization for floating-point to fixed-point conversion targeting embedded processors. Computer Arithmetic. Université Rennes 1, 2016. English. 〈NNT : 2016REN1S150〉. 〈tel-01615270v2〉

Partager

Métriques

Consultations de
la notice

63

Téléchargements du document

5