Skip to Main content Skip to Navigation
Theses

PLL Phase Noise & Jitter Modeling, for High Speed Serial Links

Résumé : La vitesse des liens séries haut débit (USB, SATA, PCI-express, etc.) a atteint les multi-gigabits par seconde, et continue à augmenter. Deux des principaux paramètres électriques utilisés pour caractériser les performances des SerDes sont la gigue transmis à un niveau de taux d’erreur donné et la capacité du récepteur à suivre la gigue à un taux d’erreur donné.Modéliser le bruit de phase des différents components du SerDes, et extraire la gigue temporelle pour la décomposer, aideraient les ingénieurs en conception de circuits à atteindre les meilleurs résultats pour les futures versions des SerDes. Générer des patterns de gigue synthétiques de bruits blancs ou colorés permettrait de mieux analyser les effets de la gigue dans le système pendant la phase de vérification.La boucle d’asservissement de phase est un des contributeurs de la gigue d’horloge aléatoire et déterministe à l’intérieur du système. Cette thèse présente une méthode pour modéliser la boucle d’asservissement de phase avec injection du bruit de phase et estimation de la gigue temporelle. Un modèle dans le domaine temporel en incluant les effets de non-linéarité de la boucle a été créé pour estimer cette gigue. Une nouvelle méthode pour générer des patterns synthétiques de gigue avec une distribution Gaussienne à partir de profils de bruit de phase coloré a été proposée.Les standards spécifient des budgets séparés de gigue aléatoire et déterministe. Pour décomposer la gigue de la sortie de la boucle d’asservissement de phase (ou la gigue généré par la méthode présentée), une nouvelle technique pour analyser et décomposer la gigue a été proposée. Les résultats de modélisation corrèlent bien avec les mesures et cette technique aidera les ingénieurs de conception à identifier et quantifier proprement les sources de la gigue ainsi que leurs impacts dans les systèmes SerDes.Nous avons développé une méthode, pour spécifier la boucle d’asservissement de phase en termes de bruit de phase. Cette méthode est applicable à tout standard (USB, SATA, PCIe, …) et définit les profils de bruits de4phases pour les différentes parties de la boucle d’asservissement de phase, pour s’assurer que les requis des standards sont satisfaits en termes de gigue. Ces modèles nous ont également permis de générer les spécifications de la PLL, pour des standards différents.
Document type :
Theses
Complete list of metadatas

https://tel.archives-ouvertes.fr/tel-01452514
Contributor : Abes Star :  Contact
Submitted on : Thursday, February 2, 2017 - 1:03:01 AM
Last modification on : Wednesday, January 31, 2018 - 4:54:55 AM
Document(s) archivé(s) le : Friday, May 5, 2017 - 11:24:28 AM

File

BIDAJ_KLODJAN_2016.pdf
Version validated by the jury (STAR)

Identifiers

  • HAL Id : tel-01452514, version 1

Citation

Klodjan Bidaj. PLL Phase Noise & Jitter Modeling, for High Speed Serial Links. Other. Université de Bordeaux, 2016. English. ⟨NNT : 2016BORD0355⟩. ⟨tel-01452514⟩

Share

Metrics

Record views

473

Files downloads

7276