Localization of silicon nanowires on micro and nano structured surfaces of Si3N4 & SiO2
Etude de la localisation de nanofils de silicium sur des surfaces Si3N4 et SiO2 micro & nanostructurées
Résumé
Semiconductor and metal oxides nanowires as well as carbon nanotubes are attractive for Nano electronic applications but also for chemical or biological sensors. This interest is related to the properties of 1D nanostructures with very small diameters and with high surface / volume ratios. The main property of such nanostructures is the high electrostatic sensitivity to their environment. The related surface charge variations as function of the medium may also be used as a way for the nanostructure self-organization. This work has been developed with this perspective. The investigated chemical approach is compatible with a post-integration of nano-objects on silicon CMOS technologies. More precisely, our “Bottom Up” method uses the different surface charges on SiO2 and Si3N4 as a function of the solution pH. After a literature review focused on the Point of Zero Charge (PZC) for insulating materials depending on the fabrication techniques, we have studied experimentally thermal SiO2 and LPCVD Si3N4 layers grown or deposited on silicon. The PZC of our layers have been determined using electrochemical impedance measurements in a EIS configuration. These impedance measurements have been cross correlated with contact angle measurements as function of the solution’s pH. A systematic study as function of pH in the 1.5 – 4.5 range as been carried out and an experimental protocol has been found in order to demonstrate the preferential localization of silicon nanowires on Si3N4. From this study, it is found that a quasi-perfect localization is possible for a pH between 3 and 3.25 as expected from the proposed electrostatic model. Finally, the developed process is low-cost, simple and reproducible which presents important advantages. It uses a very classical chemistry at ambient temperature and allows the localization of silicon nano-objects without any risk for the CMOS devices of the front-end level.
Les nanofils de semiconducteurs, d’oxides métalliques ou encore les nanotubes de carbone suscitent beaucoup d’intérêt pour des applications en nanoélectronique, mais également pour le développement de nanocapteurs chimiques ou biologiques. Cet intérêt pour les capteurs est principalement motivé par les propriétés liées aux faibles dimensions radiales et aux forts ratios surface/volume de ces nano-objets qui les rendent extrêmement sensibles aux effets de surface, et par conséquent à leur environnement. Les variations de charges de surface des matériaux en fonction du milieu peuvent également être utilisées comme une voie pour l’auto-organisation de nano-objets. Ce travail s’inscrit dans cette perspective. La voie chimique explorée pour la localisation est compatible avec une intégration de nano-objets a posteriori sur une technologie CMOS silicium. Plus précisément, notre approche « Bottom Up » repose sur les variations de la charge de surface du SiO2 et du Si3N4 en fonction du pH de la solution. Après une revue de littérature sur les points de charge nulle (PZC) des différents isolants selon leurs techniques d’élaboration, nous avons étudié expérimentalement les propriétés de couches de SiO2 thermique et de Si3N4 (LPCVD). Les PZC de ces différents isolants ont été déterminés par des mesures d’impédance électrochimique réalisées sur des structures EIS et couplées avec des mesures d’angle de contact en fonction du pH. Une étude systématique en fonction du pH (1.5 à 4.5) a été réalisée et un protocole expérimental a pu être mis en place pour démontrer la localisation préférentiellement les nanofils de silicium sur Si3N4. Nous avons pu démontrer qu’une localisation quasi parfaite était possible pour un pH compris entre 3 et 3,25 conformément au modèle électrostatique proposé. Le procédé développé présente l’avantage d’être simple, reproductible et peu coûteux. Il utilise une chimie très classique à température ambiante pour localiser des nano-objets silicium sans présenter de risque pour les dispositifs CMOS des niveaux inférieurs.
Origine : Version validée par le jury (STAR)
Loading...