Estimation à haut-niveau des dégradations temporelles dans les processeurs : méthodologie et mise en oeuvre logicielle

Résumé : Actuellement, les circuits numériques nécessitent d'être de plus en plus performants. Aussi, les produits doivent être conçus le plus rapidement possible afin de gagner les précieuses parts de marché. Les méthodes rapides de conception et l'utilisation de MPSoC ont permis de satisfaire à ces exigences, mais sans tenir compte précisément de l'impact du vieillissement des circuits sur la conception. Or les MPSoC utilisent les technologies de fabrication les plus récentes et sont de plus en plus soumis aux défaillances matérielles. De nos jours, les principaux mécanismes de défaillance observés dans les transistors des MPSoC sont le HCI et le NBTI. Des marges sont alors ajoutées pour que le circuit soit fonctionnel pendant son utilisation, en considérant le cas le plus défavorable pour chaque mécanisme. Ces marges deviennent de plus en plus importantes et diminuent les performances attendues. C'est pourquoi les futures méthodes de conception nécessitent de tenir compte des dégradations matérielles en fonction de l’utilisation du circuit. Dans cette thèse, nous proposons une méthode originale pour simuler le vieillissement des MPSoC à haut niveau d'abstraction. Cette méthode s'applique lors de la conception du système c.-à-d. entre l'étape de définition des spécifications et la mise en production. Un modèle empirique permet d'estimer les dégradations temporelles en fin de vie d'un circuit. Un exemple d'application est donné pour un processeur embarqué et les résultats pour un ensemble d'applications sont reportés. La solution proposée permet d'explorer différentes configurations d'une architecture MPSoC pour comparer le vieillissement. Aussi, l'application la plus sévère pour le vieillissement peut être identifiée.
Type de document :
Thèse
Autre [cond-mat.other]. Université Sciences et Technologies - Bordeaux I, 2013. Français. 〈NNT : 2013BOR14968〉
Liste complète des métadonnées

Littérature citée [63 références]  Voir  Masquer  Télécharger

https://tel.archives-ouvertes.fr/tel-00952867
Contributeur : Abes Star <>
Soumis le : jeudi 27 février 2014 - 16:31:10
Dernière modification le : lundi 26 juin 2017 - 09:18:32
Document(s) archivé(s) le : mardi 27 mai 2014 - 12:10:47

Fichier

BERTOLINI_CLEMENT_2013.pdf
Version validée par le jury (STAR)

Identifiants

  • HAL Id : tel-00952867, version 1

Citation

Clément Bertolini. Estimation à haut-niveau des dégradations temporelles dans les processeurs : méthodologie et mise en oeuvre logicielle. Autre [cond-mat.other]. Université Sciences et Technologies - Bordeaux I, 2013. Français. 〈NNT : 2013BOR14968〉. 〈tel-00952867〉

Partager

Métriques

Consultations de
la notice

416

Téléchargements du document

409