Subthreshold architecture and digital circuits study in submicronic CMOS technology

Etude d'architecture et circuiterie digitale dans le régime sous-le-seuil en technologie submicronique

F. Abouzeid (1, 2)

1 STMicroelectronics
2 TIMA - Techniques de l'Informatique et de la Microélectronique pour l'Architecture des systèmes intégrés

Ultra-low voltage enables to answer the limitations of the wearable mobile applications with an energy efficiency improved by a factor x10, at the price of an increased transistor variability limiting the predictability of the results. In respect with the industrial requirements, this thesis presents the development of logical cells optimized at ultra-low voltage, using a technology independent methodology. These cells, certified then validated by silicon measurements in 40nm, led to the design of a digital circuit, fabricated on silicon, which analysis highlighted the adaptations needed to enhance the yield and the predictability of the results. At last, a memory cell was developed and optimized at ultra-low voltage. Read and write assist solutions were conceived in order to reinforce the tolerance to variability. A 128kb memory demonstrator was then fabricated in 65nm to validate these developments.

L'alimentation des circuits à très faible tension, permettant une efficacité énergétique multipliée par 10, répond aux contraintes des applications mobiles, au prix d'une variabilité accrue limitant la prédiction des résultats et nécessitant des efforts et méthodologies de conception spécifiques. Cette thèse associe la conception à très faible tension aux exigences industrielles, et présente le développement de cellules digitales optimisées pour la très faible tension, par une méthodologie indépendante de la technologie. Ces cellules, validées par des mesures sur silicium en technologie CMOS 40nm, ont conduit à la fabrication d'un circuit numérique, dont le test met en évidence les adaptations permettant d'améliorer le rendement. Enfin, une cellule mémoire a été conçue et optimisée à très faible tension, ainsi que des solutions d'assistance en lecture et en écriture pour renforcer la tolérance à la variabilité. Un démonstrateur 128kb est fabriqué en 65nm pour valider ces développements.

Mots clés: subthreshold-currents; energy-domains; CMOS; SRAM; circuits

Domaines: Micro et nanotechnologies/Microélectronique

F. Abouzeid. Etude d'architecture et circuiterie digitale dans le régime sous-le-seuil en technologie submicronique. Micro et nanotechnologies/Microélectronique. Université de Grenoble, 2010. Français. ⟨NNT : ⟩. ⟨tel-00591527⟩