A BIST technique for RF frequency synthesizers

Technique de BIST pour synthétiseurs de fréquence RF

A. Asquini (1)

1 TIMA - Techniques de l'Informatique et de la Microélectronique pour l'Architecture des systèmes intégrés

The expensive and time consuming RadioFrequency (RF) testers urge test optimization and alternative test methods for analog, mixed-signal RF circuits. Up to now, the test of RF circuits consisted in validating their functional specifications. Nevertheless, due to the increasing frequencies that come into play and the need to speed up test time, measurements of some functional specifications is no more feasible even on dedicated testers. The development of new methods is thus necessary to face these new requirements. This Ph.D. has the aim to be the first step towards building a set of universal BIST (Built-In Self Test) solutions for RF circuits to support design stage and optimize production test. BIST circuit validation is fault oriented. The validation strategy is based on the following steps: choice of test measures by simulation of the DUT (Device under Test); modeling of test measures and performances via Monte-Carlo simulations; generation of a statistically representative population through Copulas theory; generation of a list of faults that may occur in the DUT; fault injection simulations; analysis of test metrics such as fault coverage, the number of faulty circuits that pass the test (defect level), and the number of functional circuits that fail the test (yield loss). This work has been carried out on an industrial case study such as an RF PLL (Phase-Locked Loop) designed in STMicroelectronics.

Le coût et le temps de test élevés des testeurs RadioFréquences (RF) poussent à l'optimisation de test, voir même à des méthodes alternatives de test pour les circuits analogiques-mixtes RF. Jusqu'à présent, le test des circuits RF était effectué par la validation des spécifications fonctionnelles du circuit. Cependant, à cause des contraintes imposées par les fréquences en jeu de plus en plus élevées et par des temps de test les plus réduits possible, la mesure de certaines spécifications fonctionnelles, même sur testeurs dédiés, n'est plus faisable. Il est ainsi nécessaire de développer de nouvelles méthodes de test permettant de répondre à ces besoins. Cette thèse a pour objectif de commencer le développement d'un bouquet des circuits de test sur puce de type BIST (Built-In Self Test) le plus général possible pour les circuits RF afin de supporter l'étape de conception et d'optimiser le test de production. La validation de ces circuits de BIST est orientée défaut. Le développement de la stratégie de validation d'un circuit de BIST se base sur les points suivants : choix des mesures de test avec simulation du circuit sous test ; modélisation des mesures de test et de spécifications du circuit sous test a travers simulations Monte-Carlo ; génération d'une population statistiquement plus représentative a travers la théorie des Copules ; génération d'une liste de fautes qui peuvent se produire dans le circuits sous test ; simulations d'injection de fautes ; analyse des métriques de test telles que le taux de couverture, le taux de circuits défaillants qui passent le test (defect level) et le rejet de circuits fonctionnels par le test (yield loss). Ces travaux ont été menés sur un cas d'étude industriel de type synthétiseur de fréquence, PLL (Phase-Locked Loop), conçu à STMicroelectronics.

Mots clés: BIST; DfT; PLL; VCO

Domaines: Micro et nanotechnologies/Microélectronique

A. Asquini. Technique de BIST pour synthétiseurs de fréquence RF. Micro et nanotechnologies/Microélectronique. Institut National Polytechnique de Grenoble - INPG, 2010. Français. ⟨NNT : ⟩. ⟨tel-00482401⟩