Skip to Main content Skip to Navigation
Theses

Etude et validation de boucles d'asservissement permettant le contrôle avancé des procédés en microélectronique : Application à l'étape d'isolation par tranchées peu profondes en technologie CMOS.

Résumé : Ces travaux de cette thèse s'inscrivent dans la thématique du développement de techniques de contrôle avancé des procédés dans l'industrie de la microélectronique. Leur but est la mise en place de boucles d'asservissement permettant d'ajuster les paramètres d'un procédé de fabrication en temps réel. Ces techniques ont été appliquées sur le bloc isolation des circuits de la technologie CMOS. L'utilisation de tranchées d'isolation peu profondes est la solution pour les technologies <0,25µm. L'influence de la morphologie du STI sur la génération des contraintes mécaniques est montrée. Des études statistiques ont permis de démontrer que la dispersion de la hauteur de marche (paramètre critique du module isolation) influence directement une dispersion de la tension de seuil des transistors parasites. Trois boucles de régulation sont proposées afin de réduire la dispersion de la hauteur de marche. L'indicateur électrique choisi pour le suivi des boucles de régulation R2R est la tension de seuil des transistors parasites. Les procédés concernés par ces régulations sont le dépôt CVD à haute densité plasma, le polissage mécano-chimique et la gravure humide. Les modèles physiques des procédés représentent le cœur d'une boucle de régulation et ont été déduis à partir de plans d'expériences.
Complete list of metadatas

https://tel.archives-ouvertes.fr/tel-00467446
Contributor : Sabine Salmeron <>
Submitted on : Friday, March 26, 2010 - 3:27:52 PM
Last modification on : Wednesday, June 24, 2020 - 4:19:22 PM
Document(s) archivé(s) le : Monday, June 28, 2010 - 4:47:32 PM

Identifiers

  • HAL Id : tel-00467446, version 1

Citation

Djaffar Belharet. Etude et validation de boucles d'asservissement permettant le contrôle avancé des procédés en microélectronique : Application à l'étape d'isolation par tranchées peu profondes en technologie CMOS.. Micro et nanotechnologies/Microélectronique. Ecole Nationale Supérieure des Mines de Saint-Etienne, 2009. Français. ⟨tel-00467446⟩

Share

Metrics

Record views

468

Files downloads

5656