Reconfigurable architecture based on CORDIC opérator for signal processing: Applications to MIMO receivers
Architectures reconfigurables à base d'opérateur CORDIC pour le traitement du signal: Applications aux récepteurs MIMO
Résumé
This thesis addresses the realization of reconfigurable architectures to answer the communication system requirement like high performance on data rate and flexibility supporting the evolution of future systems. We are particularly interested in MIMO applications. The proposed architectures use CORDIC (COordinate Rotation DIgital Computing) operator as common operator. Also the static and partial reconfiguration of FPGA is performed in view of an optimization and dynamic adaptation of hardware resources according to communication system specifications. The number of CORDIC operators can be changed by static reconfiguration to adapt to different MIMO receivers and different required data rate. The interconnections between CORDIC operators can be changed by partial and dynamic FPGA reconfiguration to optimize the hardware resources. The impact of step number of CORDIC operator on BER and MSE is also studied. Three MIMO receivers are realized in this architecture: V-BLAST Square Root, MMSE and CMA. The use of these architectures allows reducing the hardware resources without BER and MSE degradation.
Cette thèse porte sur la mise en œuvre des architectures reconfigurables pour répondre aux besoins des systèmes de communication : des débits élevés et une grande flexibilité supportant les évolutivités des futurs systèmes. Nous nous intéressons particulièrement aux systèmes MIMO. Les architectures proposées utilisent l'opérateur CORDIC (COordinate Rotation DIgital Computing) comme opérateur commun, ainsi que les techniques de reconfiguration statique et partielle de FPGA en vue d'une optimisation et d'une adaptation dynamique des ressources matérielles aux caractéristiques de la communication. Le nombre d'opérateurs CORDIC peut donc être modifié par la reconfiguration statique pour s'adapter aux différents récepteurs MIMO et aux différents débits demandés. Les interconnexions entre les opérateurs CORDIC peuvent être modifiées par la reconfiguration partielle et dynamique de FPGA afin d'optimiser les ressources matérielles. L'impact du nombre d'étage de l'opérateur CORDIC sur le TEB et EQM du décodeur a été étudié. Trois exemples de récepteurs MIMO ont été réalisés à l'aide cette architecture reconfigurable: V-BLAST Square Root, MMSE et CMA. L'utilisation de cette architecture permet de diminuer les ressources matérielles sans dégrader les performances du décodeur MIMO en terme de TEB et EQM.
Loading...