Modeling, Validation and Presynthesis of Asynchronous Circuits in SystemC

Modélisation, Validation et Présynthèse de Circuits Asynchrones en SystemC

C. Koch-Hofer (1)

1 TIMA - Techniques de l'Informatique et de la Microélectronique pour l'Architecture des systèmes intégrés

With the technological advances in microelectronics, the traditional "fully synchronous" design methods of design are reaching their limits. An efficient solution to address this problem is to divide a circuit in several independent clock domains and to interconnect them with an asynchronous network on chip. However, the generalization of this solution is restricted by the lack of tools adapted to the design of complex asynchronous circuits like asynchronous network on chips. A contribution of this thesis, for lifting this restriction, has been to develop the ASC library to properly model delay insensitive asynchronous circuits in SystemC. Tracing facilities, based on a distributed timing model, were also developed to allow the validation by simulation of an ASC model. The last contribution of this thesis has been to define a presynthesis method for conditional statements which efficiently handles the synchronization mechanisms specific to asynchronous circuits.

Avec les progrès technologiques en microéléctronique, les méthodes de conception traditionnelles {\og}tout synchrone{\fg} atteignent leurs limites. Une solution efficace pour résoudre ce problème est de diviser un circuit en plusieurs domaines d'horloge indépendants et de faire communiquer leurs composants avec un réseau sur puce asynchrone. Toutefois, la généralisation de cette solution est limitée par le manque d'outils adaptés à la conception de circuits asynchrones complexes tels que des réseaux sur puce asynchrones. Une contribution de cette thèse, pour pallier cette limitation, a été de développer la bibliothèque ASC qui permet de modéliser fidèlement en SystemC des circuits asynchrones insensibles aux délais. Des facilités de traçage basées sur un modèle de temps distribué ont également été développées pour être en mesure de valider par simulation le comportement d'un modèle ASC. Une dernière contribution de cette thèse a été de définir une méthode de présynthèse des structures de choix qui prennent en compte efficacement les primitives de synchronisation spécifiques aux circuits asynchrones.

Mots clés: asynchronous logic; network on chip; modeling; timing model; presynthesis; conditional; statement; synchronization and mutual exclusion

Mots clés: modélisation; validation; logique asynchrone; réseaux sur puce; SystemC; modèle de temps; présynthèse; structure de choix; synchronisation et exclusion mutuelle

Domaines: Micro et nanotechnologies/Microélectronique

C. Koch-Hofer. Modélisation, Validation et Présynthèse de Circuits Asynchrones en SystemC. Micro et nanotechnologies/Microélectronique. Institut National Polytechnique de Grenoble - INPG, 2009. Français. ⟨NNT : ⟩. ⟨tel-00388418⟩