I. , I. Intégrées-en-technologie, C. Avancée-sur-silicium-massif, and .. , 132 II.1. Des performances limitées à partir d'un BEOL standard, p.132

D. De-la-résistance, Augmentation, II.1.2, p.133

I. , I. Intégrées-en-technologie, and C. , 171 II.1. Architecture des inductances planaires, p.171

B. Du, Utilisation de l'intégralité, II.1.2, p.172

.. Cuivre-Épais, 176 II.3.1. Les inductances planaires, II.3. Applications de puissance : intérêt du module double, p.177

C. Clément, Process impact on quality factor of inductors in H9SiGe Thick Copper technology for applications between 2 and 10 GHz, 2005.

]. J. Costa07 and . Costa, A Silicon RFCMOS SOI Technology for Integrated Cellular/WLAN RF TX Modules, 2007 IEEE/MTT-S International Microwave Symposium, pp.445-448, 2007.
DOI : 10.1109/MWSYM.2007.380484

D. Dambrine, High frequency low noise potentialities of down to 65nm technology nodes MOSFETs, Proceedinf of IEEE GaAs Symposium, pp.97-100, 2005.
URL : https://hal.archives-ouvertes.fr/hal-00125303

. Fournier, Passifs RF en technologie SOI Haute résistivité pour Applications jusqu'en

]. D. Kim08, J. Kim, C. Kim, ;. Choongyeun, . R. Plouchart et al., 65nm SOI CMOS SoC Technology for Low-Power mmWave and RF Platform, 2008 IEEE Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems, pp.46-49, 2008.
DOI : 10.1109/SMIC.2008.18

L. Liu, S. Kuo, J. Abrokwah, M. Ray, D. Maurer et al., Compact Harmonic Filter Design and Fabrication Using IPD Technology, IEEE Trans. On Components and Packaging Technologies, vol.30, issue.4, pp.556-562, 2007.

]. K. Liu07b, R. C. Liu, and . Frye, Small Form-Factor Integrated Passive Devices for SiP Applications, IEEE Proceeding of MTT, pp.2117-2120, 2007.

P. Pacheco, B. Keser, L. Liu, and J. Abrokwah, Emerging technologies for wireless handsets, 2007 SBMO/IEEE MTT-S International Microwave and Optoelectronics Conference, pp.770-777, 2007.
DOI : 10.1109/IMOC.2007.4404373

R. Raynaud, « Is SOI CMOS a Promising Technology for SOCs in High Frequency Range ?, Proceeding of International symposium on silicon-on-insulator technology and devices, pp.331-334, 2005.

. Planes, 65 nm Low Power (LP) SOI technology on HR substrate for WLAN and

]. L. Naan07b, . Naan, Y. Mouthaan, J. Xiong, S. C. Shi et al., Impact of Metal Dummy Fills on the Performance of CMOS Inductors, IEEE RFIC International Conference on Electron and Solid State Devices, pp.251-254, 2007.

P. Pastore, F. Gianesello, D. Gloria, E. Serret, . Ph et al., Test structure definition for dummy metal filling strategy dedicated to advanced integrated RF inductors, 2008 IEEE International Conference on Microelectronic Test Structures, 2008.
DOI : 10.1109/ICMTS.2008.4509341
URL : https://hal.archives-ouvertes.fr/hal-00397724

]. C. Past08b, F. Pastore, D. Gianesello, E. Gloria, . Serret et al., Impact of Dummy Metal Filling Strategy Dedicated to Inductors Integrated in Advanced Thick Copper RF BEOL, Workshop on Materials for Advanced Metallization, 2008.

]. C. Past08c, F. Pastore, D. Gianesello, E. Gloria, . Serret et al., Innovative and Complete Dummy Filling Strategy for RF Inductors Integrated in an Advanced Copper BEOL, IEEE European Microwave Week conference, 2008.

]. C. Past08d, F. Pastore, D. Gianesello, E. Gloria, P. Serret et al., Double Thick Copper BEOL in Advanced HR SOI RF CMOS Technology: Integration of High Performance Inductors for RF Front End Module, IEEE SOI conference, 2008.

]. C. Past08f, F. Pastore, D. Gianesello, J. Gloria, O. Giraudin et al., High Performance and High Current Integrated Inductors using a Double Ultra Thick Copper Module in an Advanced 65 nm RF CMOS Technology, IEEE SiRF, 2009.

Z. F. Wang and . Li, High Quality Monolithic 8-shaped Inductors for Silicon RFIC Design», IEEE Silicon Monolitic Integrated Circuit in RF systems Group-Cross Symmetrical Inductor (GCSI): A New Structure of Inductor with Higher Self Resonance Frequency and Q Factor, IEEE Transactions on Magnetics, vol.42, issue.6, pp.94-98, 2005.

F. Gianesello, D. Gloria, S. Boret, O. Bon, P. Touret et al., High Resistivity SOI CMOS Technology for Multi-standard RF Front-Ends, IEEE SOI conference, 2008.

I. C. Brevets-en-cours-d-'evaluation, F. Pastore, and . Gianesello, Stratégie de gestion des dummies à l'échelle des inductances intégrées en technologie CMOS avancées, Evaluation de Back-End Of Line Optimisés pour les Inductances Intégrées en Technologies CMOS et BiCMOS Avancées visant les Applications Radiofréquences, 2008.

. La-téléphonie-mobile, émetteur-récepteur (blocs RF/digitaux/analogues) sur une même puce afin de répondre aux contraintes de faible coût et faible puissance de consommation Dans ce contexte, la réduction du nombre de composants externes est inévitable Aussi se dirige-t-on progressivement vers une intégration de plus en plus importante des composants passifs sur silicium, et en particulier des inductances, composant clé des applications RF. Intégrées aux niveaux des interconnexions en technologies CMOS et BiCMOS, celles-ci doivent à leur tour répondre aux critères de hautes performances électriques, faible surface et/ou forts courants. Mais le défi n'est pas simple à relever. En effet, l'évolution du Back-End Of Line (BEOL) des technologies CMOS avancées et l'utilisation d'un substrat silicium à pertes tendent à dégrader fortement les performances de ces dispositifs. Ainsi, le développement de BEOL optimisés pour les inductances intégrées apparaît comme indispensable si on veut pouvoir répondre aux cahiers des charges, visés par les circuits RF. Dès lors, le principal objectif de cette thèse est de proposer des choix technologiques pour l'optimisation des inductances intégrées sur silicium, visant les applications dans la bande de fréquences s