Elaboration de propriétés formelles de contrôleurs logiques à partir d'analyse prévisionnelle par Arbre des Défaillances - TEL - Thèses en ligne Accéder directement au contenu
Thèse Année : 2007

Elaboration de propriétés formelles de contrôleurs logiques à partir d'analyse prévisionnelle par Arbre des Défaillances

Résumé

Expressing the formal properties of logic controllers is one of the main obstacles to the diffusion of formal verification techniques. The objective of this thesis is to facilitate formal properties elaboration, by proposing a method based on Fault Tree Analysis (FTA). Thus, a property will be the non realization of a fault. Four contributions are then proposed to develop the method: two methodological ones and two formal ones. The contributions of the first category are, on one hand, integration, in the FTA structure, of software faults of the logic controller (known as systematic faults because they are reproducible) and, on the other hand, the representation of these systematic faults with a vocabulary of gates which enables logical and physical times representation. The aim of the two formal contributions is to propose a formal semantics, first, for the gates that are adopted in this work, and second, for associations of gates. Lastly, a case study shows the interest of these four proposals for improvement of dependability of the logical controllers.
La difficulté d'exprimer les propriétés formelles d'un contrôleur logique en vue de sa vérification est un des obstacles majeurs à la diffusion de ce type de techniques. L'objectif de cette thèse est donc de faciliter l'élaboration de ces propriétés formelles en proposant une méthode basée sur l'analyse prévisionnelle par Arbre des Défaillances (AdD). Ainsi, une propriété sera la non réalisation d'une faute. Quatre contributions sont alors développées pour mettre au point cette méthode : deux contributions de nature méthodologique et deux autres de nature formelle. Les contributions de la première catégorie sont, d'une part, l'intégration, dans la structure de l'AdD, des fautes du logiciel de commande du contrôleur logique (dites fautes systématiques car reproductibles) et, d'autre part, la représentation de ces fautes systématiques avec un vocabulaire de portes prenant en compte les temps logique et physique. Les deux contributions formelles proposent une sémantique formelle, en premier lieu, des portes adoptées dans le travail, et deuxièmement, d'associations de portes. Enfin, un exemple permet de montrer l'intérêt de ces quatre propositions pour l'amélioration de la sûreté des contrôleurs logiques.
Fichier principal
Vignette du fichier
These_Israel_Barragan_LURPA.pdf (6.18 Mo) Télécharger le fichier

Dates et versions

tel-00348404 , version 1 (18-12-2008)

Identifiants

  • HAL Id : tel-00348404 , version 1

Citer

Israel Barragan Santiago. Elaboration de propriétés formelles de contrôleurs logiques à partir d'analyse prévisionnelle par Arbre des Défaillances. Automatique / Robotique. École normale supérieure de Cachan - ENS Cachan, 2007. Français. ⟨NNT : ⟩. ⟨tel-00348404⟩
436 Consultations
497 Téléchargements

Partager

Gmail Facebook X LinkedIn More