Etude et caractérisation de l'influence des contraintes mécaniques sur les propriétés du transport électronique dans les architectures MOS avancées - TEL - Thèses en ligne Accéder directement au contenu
Thèse Année : 2008

Study and characterization of the mechanical stress influence on electronic transport properties in advanced MOS architectures

Etude et caractérisation de l'influence des contraintes mécaniques sur les propriétés du transport électronique dans les architectures MOS avancées

Résumé

The Metal-Oxide-Semiconductor-Field-Effect-Transistors (MOSFET) down-scaling becomes insufficient to satisfy the International Technology Roadmap for Semiconductors (ITRS) performances specifications. A solution consist in improving electronic transport in the MOSFET channel : the use of the silicon piezoresistive effet is an interesting alternative to reach that point.
This study presents the state-of-the-art of innovating architectures making it possible to generate strain in the MOSFET channel, after having outlined the problematics that the current microelectronics must face. The strained-Si physics is also expounded. The emphasis is on the mechanical stress effect on carrier mobility which is a fundamental transport parameter in a MOSFET inversion layer. The two-dimensional piezoresistivity is then experimentally studied on various architectures. Electron conductivity mass decreasing under tensile uniaxial stress has been evidenced. After having presented the main electrical characterization techniques making it possible to extract the transport parameters of a MOS transistor, in particular the attractive mobility extraction by magnetoresistance, the physical origin of the mobility gain is extensively analysed on advanced architectures such as strained Silicon Directly On Insulator transistors (sSOI). The electron mobility and the stress-induced gain degradations with the gate length down-scaling are analysed. The mechanisms involved in the mobility limitation in very short channels are identified. Finally performances results of advanced substrate- or process-induced strained nanoscaled MOSFETs are shown in order to illustrate the benefit of strained silicon for the next CMOS generations. The cumulative effet of techniques able to strain the channel are also broached.
La miniaturisation des transistors Métal-Oxyde-Semi-conducteur à effet de champ (MOSFET) ne suffit plus à satisfaire les spécifications de performances de l'International Technology Roadmap for Semiconductors (ITRS). Une solution consiste à améliorer le transport électronique dans le canal de conduction des MOSFETs : l'utilisation de l'effet piézorésistif du silicium est une option intéressante pour y parvenir.
Cette étude présente l'état de l'art des architectures innovantes permettant d'introduire des contraintes mécaniques dans les MOSFETs après avoir posé la problématique de la microélectronique actuelle. La physique du silicium contraint est aussi exposée. L'accent est plus particulièrement mis sur l'effet d'une contrainte mécanique sur la mobilité des porteurs, paramètre de transport fondamental de la couche d'inversion d'un MOSFET. La piézorésistivité bidimensionnelle est alors étudiée expérimentalement sur différentes architectures. La réduction de la masse effective de conduction des électrons sous contrainte uniaxiale en tension a pu être mis en évidence. Après avoir présenté les principales techniques de caractérisation électrique permettant d'extraire les paramètres de transport d'un transistor MOS, en particulier la technique avantageuse de l'extraction de la mobilité par magnétorésistance, l'origine physique du gain en mobilité est étudiée en détail sur des architectures innovantes de silicium contraint directement sur isolant (sSOI). Les dégradations de la mobilité et du gain induit par la contrainte mécanique avec la réduction des dimensions sont analysées. Les mécanismes responsables de la limitation de la mobilité dans les transistors ultracourts sont identifiés. Enfin des résultats de performances d'architectures avancées à canaux contraints par le substrat ou par le procédé de fabrication sont montrés afin d'illustrer l'intérêt du silicium contraint à des échelles déca-nanométriques. Les effets de superposition des techniques de mises sous contrainte du canal sont également abordés.
Fichier principal
Vignette du fichier
These_Florent_ROCHETTE_2008.pdf (10.36 Mo) Télécharger le fichier
soutenance_Florent_ROCHETTE.ppt (10.15 Mo) Télécharger le fichier
Format : Autre

Dates et versions

tel-00336989 , version 1 (05-11-2008)
tel-00336989 , version 2 (05-11-2008)
tel-00336989 , version 3 (19-11-2008)
tel-00336989 , version 4 (11-12-2008)

Identifiants

  • HAL Id : tel-00336989 , version 1

Citer

Florent Rochette. Etude et caractérisation de l'influence des contraintes mécaniques sur les propriétés du transport électronique dans les architectures MOS avancées. Micro et nanotechnologies/Microélectronique. Institut National Polytechnique de Grenoble - INPG, 2008. Français. ⟨NNT : ⟩. ⟨tel-00336989v1⟩
607 Consultations
2744 Téléchargements

Partager

Gmail Facebook X LinkedIn More