Optimization and area-performance hade-offs in the syco silicon compiler

Optimisation et compromis surface-vitesse dans le compilateur de silicium SYCO

Nourouddine Bekkara (1)

1 IMAG - Institut d'Informatique et de Mathématiques Appliquées de Grenoble

Élaboration d'une phase d'optimisation de haut niveau et de recherche d'un compromis surface-vitesse dans un compilateur de silicium SYCO. L'optimisation consiste a détecter et a fusionner les instructions qui peuvent être exécutées en parallèle

Mots clés: compilateur de silicium; graphes; optimisation de haut niveau; compromis surface-vitesse; parallélisme; compactage de microcode; réduction du nombre d'états

Domaines: Modélisation et simulation

Nourouddine Bekkara. Optimisation et compromis surface-vitesse dans le compilateur de silicium SYCO. Modélisation et simulation. Institut National Polytechnique de Grenoble - INPG, 1987. Français. ⟨NNT : ⟩. ⟨tel-00325731⟩