Skip to Main content Skip to Navigation
Theses

Génération automatique de parties opératives de circuits VLSI de type microprocesseur

Résumé : Le compilateur de parties opératives Apollon qui est présenté dans cette thèse, génère automatiquement le dessin des masques de parties opératives de circuits VLSI de type microprocesseur à partir d'une description comportementale de niveau transfert de registres constituée d'un ensemble non ordonné d'instructions opératives. Une instruction opérative est formée d'un ensemble d'actions opératives dont le format est prédéfini (transferts - opérations unaires ou binaires et entrées-sorties) devant se dérouler en parallèle en au plus deux cycles opératifs. Un cycle opératif comprend 4 phases qui correspondent aux 4 phases d'exécution d'un transfert entre 2 registres. Apollon est basé sur un modèle dérivé de la partie opérative du MC68000. Ce modèle fournit à la fois: un modèle architectural: la partie opérative est formée d'un ensemble de sous parties opératives alignées à deux bus qui traversent tous les éléments d'une sous partie opérative; un modèle temporel: une opération prend 2 cycles, un transfert un seul; un modèle électrique: les bus sont complémentés et à précharge; un modèle topologique: le plan de masse est basé sur la structure en tranches appelée communément bis slice. Le compilateur génère d'abord l'architecture de la partie opérative, puis les spécification des masques à partir de cette architecture. Pour générer l'architecture de la partie opérative en un temps raisonnable, le compilateur doit recourir à des heuristiques. Pour générer le dessin des masques, le compilateur utilise l'assembleur de silicium Lubrick qui permet d'assembler et de connecter automatiquement les cellules de base des éléments fonctionnels de la partie opérative. Les spécifications des masques sont générées à partir des spécifications des cellules prédéfinies d'une bibliothèque NMOS.
Document type :
Theses
Complete list of metadatas

https://tel.archives-ouvertes.fr/tel-00322276
Contributor : Thèses Imag <>
Submitted on : Wednesday, September 17, 2008 - 11:00:52 AM
Last modification on : Friday, November 6, 2020 - 4:13:58 AM
Long-term archiving on: : Thursday, June 3, 2010 - 8:24:28 PM

Identifiers

  • HAL Id : tel-00322276, version 1

Collections

Citation

Robert Jamier. Génération automatique de parties opératives de circuits VLSI de type microprocesseur. Modélisation et simulation. Institut National Polytechnique de Grenoble - INPG, 1986. Français. ⟨tel-00322276⟩

Share

Metrics

Record views

354

Files downloads

120