CADOC system: functionnal generation of test for the complex circuits

Système CADOC : génération fonctionnelle de test pour les circuits complexes

Jens A. Rarivomanana (1)

1 IMAG - Institut d'Informatique et de Mathématiques Appliquées de Grenoble

Le système CADOC est un outil de conception assisté pour circuits VLSI, basé sur le langage CADOC-LD. Présentation du langage CADOC-LD en tenant compte de l'étude du langage de description de matériel CHDL. Application à partir du langage CADOC-LD basée sur les techniques d'exécution symbolique temporisée et de l'intelligence artificielle

Mots clés: Conception assistée; Essai; Circuit VLSI; Intelligence artificielle; Circuit intégré; Langage CADOC-LD; Exécution symbolique; Langage CHDL

Mots clés: Computer aided design; Test; VLSI circuit; Artificial intelligence; Integrated circuit

Domaines: Réseaux et télécommunications [cs.NI]

Jens A. Rarivomanana. Système CADOC : génération fonctionnelle de test pour les circuits complexes. Réseaux et télécommunications [cs.NI]. Institut National Polytechnique de Grenoble - INPG, 1985. Français. ⟨NNT : ⟩. ⟨tel-00319028⟩