, Le signal Sel[i] sélectionne l'entrée normale ou inversée, le signal En[i] force le résultat de la porte logique « ou » au '1' logique lorsqu'il se trouvè a '0, p.51
, Avec W : largeur de la trace, T : ´ epaisseur de la trace et H hauteur entre la trace et le plan de référence, p.68
, Bit Error Rate) pour une durée de 72 heures, p.89
, 18 cycles d'horloge) du traitement implémenté dans les FPGA dépasse le budget en temps estiméestiméà 17 cycles d'horloge. Cependant plusieurs pistes d'optimisation peuventêtre peuventêtre envisagées demanì erè a se rameneràramenerà ces 17 coups d'horloge tout en intégrant unétageunétage de pipeline pour la
, ensemble des interfaces avec les sous-détecteurs, mais surtout elle contribuerà a la calibration etàetà la mise en temps du détecteur. L'année prochaine les premiers faisceaux devraient faire leur apparition dans la cha??necha??ne d'accélération du LHC et donner lieu auxpremì eres collisions entre particules etàetà la mise en oeuvre de l'ensemble de la cha??necha??ne de traitement sur des données de physique. L'unité de décision jouera alors son rôle crucial de dispositif central du système de déclenchement de niveau 0. De par son architecture flexible, elle proposera une diversité d'algorithme pouvant faciliter la mise en service du détecteur et pourrait contribueràcontribuerà la sélection etàetà l'´ etude de nouveaux phénomènes de physique non prévus par le modèle standard. De part la flexibilitéflexibilitéégalement apportéè a l'architecture du circuit imprimé
, MOD`ELE STANDARD A partir de ces particulesélémentairesparticulesélémentaires, il est possible de construire les " particules " composites , appelées hadrons, qui nous entourent : ? les baryons comme le proton ou le neutron
, 1 Organisation des couches d'un PCB La figure H.1 illustre l'organisation des couches d'un PCB en prenant pour exemple une carte 8 couches. Cette organisation est appropriée aux cartesélectroniquescartesélectroniques comportant des signaux hautes fréquences comme ceux de l'unité de décision. Les termes routage horizontal et routage vertical font référencè a l
, Requirements to the L0 front-end electronics, 2001.
, Contribution to the development of the acquisition electronics for the LHCb experiment, 2004.
, Gigabit ethernet mezzanine for the DAQ and Trigger links of LHCb, 2003.
, Readout supervisor design specifications, 2001.
, Requirements to the L1 front-end electronics, 2002.
, A Timing, Trigger and Control Receiver ASIC for LHC Detector
, An integrated experiment control system, architecture, and benefits: the LHCb approach, IEEE Transactions on Nuclear Science, vol.51, issue.3, 2003.
DOI : 10.1109/TNS.2004.828878
, The use of Credit Card sized PCs for interfacing electronics boards to the LHCb ECS, 2001.
, CC-PC Gluecard Application and User's Guide, 2003.
, Latency of the l0 trigger, 2006.
, Specifications of L0DU trigger input and output
, Qualification of the optical link for the data readout in LHCb, 2006.
, Guidelines for the use of the optical cables in lhcb, 2005.
, Specification of the L0DU to Readout Supervisor link, p.478756, 2005.
, Algorithmic capability of LHCb Level-0 Decision Unit. Note interne, 2003.
, Conception et réalisation de l'´ electronique frontale du détecteur de pied de gerbe et de l'unité de décision du système du premier niveau de déclenchement de l'expérience LHCb, 2002.
, Level-0 Decision Unit for LHCb, 2003.
URL : https://hal.archives-ouvertes.fr/in2p3-00118873
, High speed ribbon optical link for the level 0 muon trigger, 2003.
, PCB layout guidelines. Stratix Device Handbook, 2005.
, High-speed board layout guidelines, 2003.
, High-Speed digital design, a handbook of black magic, 1993.
, The level 0 trigger Decision Unit for the LHCb experiement, LECC, 2006.
, The Level 0 trigger decision unit for the LHCb experiment, 2007 15th IEEE-NPSS Real-Time Conference, 2007.
DOI : 10.1109/RTC.2007.4382860
URL : https://hal.archives-ouvertes.fr/in2p3-00369639