Conception and validation of a silicon “patch-clamp chip” dedicated to parallelized and automated electrical measurements on individual living cells.
Conception et validation d'une « puce patch-clamp » en silicium pour paralléliser et automatiser les mesures électriques sur cellules individualisées.
Résumé
Planar patch-clamp, a method to measure ionic currents by using on-planar substrate structured microholes, allows parallelizing measurements as needed by pharmaceutical companies. First, we have made a device allowing us to test our silicon chip and to demonstrate its ability to record ionic currents. Then, we have made improvements to the chip performances and sensitivity by optimizing the interaction of living cells with geometrical and physico-chemical parameters of the chip and by decreasing the chip capacitance. Thanks to this method, we have designed a chip leading to more than 80 % of usable seals and electrophysiological experiments presented in this study reveal the robustness, the reliability and the sensitivity of the device.
Le patch-clamp planaire, technique utilisant des microtrous structurés sur un substrat plan, permet d'envisager la parallélisation des mesures de courants ioniques sur cellules individualisées, répondant ainsi à une demande des industries pharmaceutiques. Dans un premier temps, nous avons élaboré un démonstrateur de laboratoire permettant de tester des puces en silicium et démontrer leur potentiel pour l'enregistrement des courants ioniques. Nous avons ensuite procédé à l'amélioration de la sensibilité et des performances de la puce en optimisant l'interaction de la cellule avec les paramètres géométriques et physico-chimiques de la puce et en réduisant la capacité de la puce. Cette démarche a permis de concevoir une puce offrant 80 % de scellements exploitables et les validations électrophysiologiques présentées témoignent de la robustesse, de la fiabilité et de la sensibilité du système.
Loading...