On-line testing of linear digital systems
Test en ligne des systèmes digitaux linéaires
Résumé
The linear digital systems represent an important class of circuits used in several critical application missions. Therefore the on-line fault detection problem in linear digital systems is very important where errors in processing data, during normal operation, can lead to catastrophic effects. In this work, we purpose a new method for concurrent fault (error) detection in linear digital systems. The proposed fault detection scheme is based on analytical redundancy describing the relationships among the histories of the system input and output. The developed algorithms allow to design robust fault detection detectors, i.e. detectors that have high sensitivity to faults and low sensitivity to the systems noise (the noise generated within the systems is not considered as faults and have to be tolerated). The hardware of the supplementary circuitries needed to implement the on-line fault detection function is still very reasonable. In contrast of all other fault detection methods dealing with specific problems, the proposed technique is general applicable to all linear digital systems. The parameters as well as the VHDL description model of the fault detection circuitry for every linear digital system can be generated automatically by means of software tool developed during the thesis.
Le test en ligne assure une fonction de surveillance, permettant de combler les lacunes des techniques classiques de test hors ligne en ce qui concerne les aspects de sûreté de fonctionnement. Les systèmes digitaux linéaires représentent une classe importante de circuits utilisés dans nombreuses applications critiques militaire, nucléaire, spatiale etc.Pour cela, le problème de test en ligne des systèmes digitaux linéaires est très important car une erreur de données pendant le fonctionnement normal peut entraîner de graves conséquences.L'objet de ce travail de thèse est d'étudier et d'implémenter une nouvelle approche de conception et d'intégration des détecteurs de défauts en ligne pour les systèmes digitaux linéaires. La méthode proposée, de détection de fautes, est basée sur l'exploitation de la redondance analytique décrivant les relations entre l'historique des signaux d'entrées et de sorties du système sous test. Les algorithmes développés permettent aussi d'assurer une sensibilité minimale des détecteurs aux bruits alors qu'elle est maximale pour les fautes.