E. Simulation-de-structures, 29 1.3.1 Prédiction de la robustesse ESD par la simulation, p.34

.. Choix-d-'un-outil-de-simulation, 63 1.3.1.3.a 1 er composant étudié, p.66

.. Calibrage-du-gain-en-courant-? and .. Au-dopage, 76 2.1.2.2.a Modèles de mobilité, p.79

.. Méthode-prédictive and R. , 84 2.2.1 Critère de défaillance d'une structure 84 2.2.2 Présentation de la méthode prédictive 86 2.2.2.1 Méthode conventionnelle prédisant le courant I 86 2.2.2.2 Nouvelle méthode de prédiction du courant I, p.89

U. Première-technologie, 109 3.1.1.1 Premier composant étudié, ., p.111

.. Deuxième-composant-Étudié-structure4, 113 3.1.1.2.a Description, p.114

U. Deuxième-technologie, 116 3.1.2.1 Description, p.119

A. Amerasekara and J. Seitchik, Electrothermal behavior of deep submicron nMOS transistors under high current snapback (ESD/EOS) conditions, Proceedings of 1994 IEEE International Electron Devices Meeting, pp.446-449, 1994.
DOI : 10.1109/IEDM.1994.383370

H. S. Bennett, Statistical comparisons of data on band???gap narrowing in heavily doped silicon: Electrical and optical measurements, Journal of Applied Physics, vol.55, issue.10, pp.3582-87, 1984.
DOI : 10.1063/1.332950

C. T. Kirk, « A theory of transistor cutoff frequency (ft) at high current densities », IRE Transaction on electron devices, pp.164-174, 1962.

T. Lackner, Avalanche multiplication in semiconductors: A modification of Chynoweth's law, Solid-State Electronics, vol.34, issue.1, pp.33-42, 1991.
DOI : 10.1016/0038-1101(91)90197-7

C. Lombardi, A physically based mobility model for numerical simulation of nonplanar devices, IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol.7, issue.11, pp.1164-71, 1988.
DOI : 10.1109/43.9186

G. Massetti, « Modeling if carrier mobility against carrier concentration in Arsenic-, Phosphorus-and Boron-doped Silicon», IEEE Transaction on Electron Devices, Volume ED-30, MDRA] « ISE TCAD Manuals », ISE integrated systems engineering AGMILL57] S. L. Miller, « Ionization rates for holes and electrons in silicon», pp.764-69, 1957.

G. Notermans, On The Use Of N-well Resistors For Uniform Triggering Of Esd Protection Elements, Proceedings Electrical Overstress/Electrostatic Discharge Symposium, pp.221-229, 1997.
DOI : 10.1109/EOSESD.1997.634246

J. W. Slotboom, « Measurement of Bandgap Narrowing in Si Bipolar Transistors », Solid-State Electronics, pp.857-62, 1976.

Y. Okuto, C. R. Crowellphil92-]-d, and . Klaassen, Threshold energy effect on avalanche breakdown voltage in semiconductor junctions, Solid-State Electronics Unified apparent bandgap narrowing in n-and p-type Silicon», Solid-State Electronics, pp.161-68, 1975.
DOI : 10.1016/0038-1101(75)90099-4

H. A. Schafft and J. C. French, A survey of second breakdown, SELB84] S. Selberherr, « Analysis and Simulation of Semiconductor Devices, pp.8-9, 1984.

J. W. Slotboom, « Unified apparent band-gap narrowing in n-and p-type Silicon », Solid-State Electronics, pp.125-154, 1992.

A. Stricker, « Characterization and optimization of a bipolar ESD-device by measurements and simulations, EOS/ESD Symposium, pp.290-300, 1998.

M. C. Vecchi and M. Rudan, Volume ED-45, n°1, IEEE Transaction on Electron Devices, pp.230-238, 1998.

M. Valdinoci, « A unified analytical model for bulk and surface mobility in Si n-and p-channel MOSFETs», ESSDERC « On the universality of inversion layer mobility in Si MOSFETs : part I ? Effects of subtrate impurity concentration»-University of Bologna : « A unified mobility model for numerical simulation Measurement of the ionization rates in diffused Silicon p-n junction, REFERENCES : [ESMA02], pp.27-30, 1970.

K. Esmark, Device Simulation of ESD Protection Elements, Series in Microelectronics, Hartung-Gorre, 2002.

. Mai, Prédiction précise de la robustesse d'un dispositif semi-conducteur grâce à la simulation physique " C. Salaméro Journée de l'école doctorale de Génie Electrique Electronique Influence des modèles physiques sur la simulation de la caractéristique TLP d'une structure de protection, Congrès Nationaux : ? 2 Communications par affiche Salaméro VII èmes Journées Nationales du Réseau Doctoral de Microélectronique (JNRDM), pp.163-165, 2005.

. Soumission-d-'un and . Brevet, Procédure pour un dépôt de brevet avec Freescale semiconductors : pas autorisée à se poursuivre pour l'instant Référence : SC13455ET « Accurate Prediction of the Electrostatic Discharge (ESD) robustness and failure point localization in semiconductor through physical simulation » C. Salaméro, Zécri Soumission d'une revue : Revue IEEE : Transactions on Device and Materials Reliability (TDMR)