L. Cartes-de-développement-comportant-les-modules and D. , Sundance SMT320 et SMT310Q) sont reliées au PC via le bus PCI. Des transferts peuvent s'eectuer entre le PC et le DSP monté sur le TIM slot 0. Ces transferts peuvent passer soit par le Comport 3 du TIM slot 0, soit par le "Global Bus " (Fig. A.1 et Fig, Les communications par Comport étant beaucoup moins performantes, nous nous sommes intéressés à l'utilisation du Global Bus

P. Sur-le, les communications entre le processeur et le bus PCI se font à travers un PCI bridge (gure A.3) Le système d'exploitation (Microsoft Windows) ne permet pas l'écriture ou la lecture directe dans l'espace d'adressage PCI. Il est nécessaire d'utiliser un pilote de périphérique (WinDriver) Ce pilote est fourni avec des fonctions d

P. Au, Les transferts passent par une FIFO bidirectionnelle qui relie le Global Bus au bus PCI, et doivent être réalisés en deux temps

A. Macrocode and .. Syndex, modications du placement du Suc empty pour un send, p.96

S. Le-modèle, Synchronisation d'une séquence de communication pour le bus PCI suivant, p.53

F. Démodulation and .. Niveau-sous-syndex, 116 5.5 Description du démodulateur FM modulaire sous SynDEx, p.117

P. Temps-du, entrée : 2560 éléments), p.130

M. Temps-du, entrée : 5120 éléments), p.130

. Publications-personnelles-[-run+05-]-m, F. Raulet, J. Urban, O. Nezan, C. Déforges et al., SynDEx executive kernels for fast developments of applications over heterogeneous architectures, XIII European Signal Processing Conference (EUSIPCO)

M. Raulet, C. Moy, F. Urban, J. Nezan, O. Deforges et al., Rapid prototyping for heterogeneous multicomponent systems, EURASIP Journal on Applied Signal Processing, 2006.
URL : https://hal.archives-ouvertes.fr/hal-00125126

[. Nezan, O. Deforges, and M. Raulet, Fast Prototyping Methodology for Distributed and Heterogeneous Architectures: Application to Mpeg-4 Video Tools, Design Automation for Embedded Systems, vol.15, issue.1
DOI : 10.1007/s10617-005-1187-3
URL : https://hal.archives-ouvertes.fr/hal-00125127

[. Nezan, O. Déforges, and M. Raulet, Développement d'un codec vidéo MPEG-4 Temps-réel embarqués sur architectures distribuées, ISIVC, 2004.

C. Moy, M. Raulet, S. Rouxel, J. Diguet, G. Gogniat et al., UML Proles for Waveform Signal Processing Systems Abstraction Automatic Coarse Grain Partitioning and Automatic Code Generation for Heterogeneous Architectures, SDR Forum Technical Conference IEEE Workshop on Signal Processing Systems (SIPS'03), 2003.

]. N. Vnrd03b, J. Ventroux, M. Nezan, O. Raulet, and . Déforges, Rapid Prototyping for an Optimized Mpeg-4 Decoder Implementation over a Parallel Heterogeneous Architecture, 4th IEEE International Conference on Multimedia and Expos (ICME), 2003.

]. N. Vnrd03c, J. Ventroux, M. Nezan, O. Raulet, and . Déforges, Rapid Prototyping for an Optimized Mpeg-4 Decoder Implementation over a Parallel Heterogeneous Architecture, 28th IEEE International Conference on Acoustic, Speech and Signal Processing Conference cancelled -Invited paper in ICME 2003 [NRD02] J.-F. Nezan, M. Raulet, and O. Déforges. Integration of Mpeg-4 Video Tools onto Multi-DSP Architectures using AVSynDEx fast Proto-typing Methodology IEEE Workshop on Signal Processing Systems (SIPS'02), 2003.

Y. , L. Méner, M. Raulet, J. Nezan, A. Kountouris et al., SynDEx Executive Kernel Development for DSP TI C6x Applied to Real-Time and Embedded Multiprocessors Architectures, XI European Signal Processing Conference (EUSIPCO), 2002.

]. Ndr02b, O. Nezan, M. Déforges, and . Raulet, Rapid Prototyping Methodology For multi-DSP TI C6x Platforms Applied to an Mpeg

[. Nezan, V. Fresse, O. Déforges, and M. Raulet, AVSynDEx Methodology For Fast Prototyping of Multi-C6x DSP Architectures, The International Conference on Parallel and Distributed Processing Techniques and Applications (PDTA), 2002.
URL : https://hal.archives-ouvertes.fr/hal-00124996

]. Ndr02a, O. Nezan, M. Déforges, and . Raulet, Intégration d'un décodeur Mpeg-4 sur architecture multi-C6x. Journées Francophones sur l'Adéquation Algorithme Architecture (JFAAA), 2002.

J. [. Raulet, O. Nezan, and . Déforges, Développement d'un noyau d'exécutif SynDEx pour DSP TI C6x appliqué aux architectures multiprocesseurs temps-réel et embarquées, Journées Francophones sur l'Adéquation Algorithme Architecture (JFAAA), 2002.

M. Auguin, L. Bianco, L. Capella, and E. Gresset, Conception de systèmes embarqués par partitionnement de spécications ots de données conditionnels, Conférence Architectures nouvelles de machines, Sympa'6, p.139148, 2000.

L. Olivier-aumage, A. Bougé, L. Denis, R. Eyraud, C. Namyst et al., Communications ecaces au sein d'une interconnexion hétérogène de grappes : Exemple de mise en oeuvre dans la bibliothèque Madeleine, Calculateurs parallèles, réseaux et systèmes répartis. Numéro spécial Métacomputing : calcul réparti à grande échelle, 2001.

M. Babel-fouquet, Compression d'images avec et sans perte par la méthode LAR Locally Adaptive Resolution, 2005.

. Bcg-+-97-]-f, M. Balarin, P. Chiodo, H. Giusto, A. Hsieh et al., Hardware-Software Co-Design of embedded systems : the POLIS approach, 1997.

K. [. Briggs, L. Cooper, and . Torczon, Improvements to graph coloring register allocation, ACM Transactions on Programming Languages and Systems, vol.16, issue.3, p.428455, 1994.
DOI : 10.1145/177492.177575

J. A. Bondy and U. S. Murty, Graph theory with applications, 1979.
DOI : 10.1007/978-1-349-03521-2

R. Balakrisnan and K. Ranganathan, A Textbook of Graph Theory, 2000.

P. Briggs, Register Allocation via Graph Coloring, 1992.

]. R. Bro41 and . Brooks, On colouring the nodes of a network, 1941.

J. P. Calvez, Spécication et conception des systèmes

M. Chams, A. Hertz, and D. De-werra, Some experiments with simulated annealing for coloring graphs, European Journal of Operational Research, vol.32, issue.2, p.260266, 1987.
DOI : 10.1016/S0377-2217(87)80148-0

N. Christodes, Graph Theory : an Algorithmic Approach, 1975.

M. Claverie, F. Digital, and . Receiver, Master's thesis, Institut Supérieur d'électronique de la Méditerranée -Mitsubishi ITE, 2000.

E. Challoux, P. Manoury, and B. Pagano, Développement d'applications avec Objective Caml, 2000.

O. [. Calvez, D. Pasquier, and . Heller, Hardware/Software system design based on the MCSE methodology. Current issues in electronic modeling : system design, 1997.

]. D. Dar01 and . Dart, Using the DSP/BIOS kernel in real-time DSP applications, Application Notes, 2001.

]. J. Den75 and . Dennis, First Version of a Dataow Procedure Language

O. Déforges, Codage d'images par la méthode LAR et méthodologie Adéquation Algorithme Architecture : de la dénition des algorithmes de

O. [. Fresse and . Déforges, Rapid Prototyping of Image Processing Applications onto a Parallel Architecture, DSP world ICSPAT International Conference on Signal Processing Applications and Technology, 1999.

O. [. Fresse and . Déforges, ARIAL: rapid prototyping for mixed and parallel platforms, Parallel Computing, vol.28, issue.7-8, p.11791202, 2002.
DOI : 10.1016/S0167-8191(02)00111-4
URL : https://hal.archives-ouvertes.fr/hal-00933262

O. [. Fresse, J. Déforges, and . Nezan, AVSynDEx: A Rapid Prototyping Process Dedicated to the Implementation of Digital Image Processing Applications on Multi-DSP and FPGA Architectures, EURASIP Journal on Advances in Signal Processing, vol.2002, issue.9, p.20029901002, 2002.
DOI : 10.1155/S1110865702205016

V. Fresse, Implantation de Chaînes de Traitement d'Images sur des Architectures Dédiées et Mixtes, 2001.

M. R. Garey and D. S. Johnson, Computers and Intractability, a Guide to the Theory of NP-Completness, 1979.

C. [. Grandpierre, Y. Lavarenne, and . Sorel, Modèle d'exécutif distribué temps réel pour SynDEx, 1998.

C. [. Grandpierre, Y. Lavarenne, and . Sorel, Optimized rapid prototyping for real-time embedded heterogeneous multiprocessors, Proceedings of the seventh international workshop on Hardware/software codesign , CODES '99
DOI : 10.1145/301177.301489

D. Goldberg, Algorithmes génétiques, 1994.

T. Grandpierre, Modélisation d'architectures parallèles hétérogènes pour la génération automatique d'exécutifs distribués temps réel optimisés. Spécialité électronique, 2000.

[. Grandpierre and Y. Sorel, From Algorithm and Architecture Specications to Automatic Generation of Distributed Real-Time Executives : a Seamless Flow of Graphs Transformations, 2003.

]. A. Hd87, D. Hertz, and . De-werra, Using tabu search techniques for graph coloring, Computing, vol.39, p.345351, 1987.

J. H. Holland, Adaptation in natural and articial systems, 1975.

G. [. Isaacson, D. W. Marble, and . Matula, Graph coloring algorithms, Graph Theory and Computing, p.109122, 1972.

M. Joseph, Real-time systems : Specication, verication and analysis

S. Kaiser, Multi-Carrier CDMA Mobile Radio Systems -Analysis and Optimization of Detection, Decoding, and Channel Estimation, 1998.

V. Kianzad and S. S. Bhattacharyya, Multiprocessor Clustering for Embedded System Implementation, 2001.

J. Kretzschmar and R. Baumgartl, Lightweight RTAI for DSPs, 1st Workshop on Operating Systems Platforms for Embedded Real-Time applications (OSPERT), 2005.

A. [. Kunt, M. Ikonomopoulos, and . Kocher, Second-generation image-coding techniques, Proceedings of the IEEE, vol.73, issue.4, p.549575, 1985.
DOI : 10.1109/PROC.1985.13184

C. [. Kountouris and . Moy, Reconguration in Software Radio Systems, 2nd Karlsruhe Workshop on Software Radios, 2002.

C. [. Kountouris, L. Moy, and . Rambaud, Re-congurability : a Key Property in Software Radio Systems, First Karlsruhe Workshop on Software Radios, 2000.

C. [. Kountouris, L. Moy, P. Rambaud, . Le-corre, . Gsm et al., A Recongurable Radio Case Study : A Software based Multi-standard Transceiver for UMTS, VTC Fall'01, 2001.

Y. Kwok, High-Performance Algorithms for Compile-Time Scheduling of Parallel Processors, 1997.

B. Le-floch, C. Alard, and . Berrou, Coded orthogonal frequency division multiplex, Proceedings of the IEEE, 1995.

[. Lamacchia, Improve Real-Time Product Development Using Parallel DSP. DSP & Multimedia Technology, 1998.

N. Sébastien-le, Etude, optimisation et implantation de systèmes MC- CDMA sur des architectures hétérogènes, 2003.

]. F. Lei79 and . Leighton, A Graph Coloring Algorithm for Large Scheduling Problems, Journal of Reasearch of the National Bureau of Standards, vol.84, pp.489-506, 1979.

L. Lovasz, Three short proofs in graph theory, Journal of Combinatorial Theory, Series B, vol.19, issue.3, p.269271, 1975.
DOI : 10.1016/0095-8956(75)90089-1

Y. Le, M. , and M. Raulet, Développement d'un noyau temps réel pour DSP C6x intégré dans le générateur de code distribué SynDEx pour Architectures Multiprocesseurs, IETR INSA Rennes -Mitsubishi Electric ITE, 2001.

[. Leroy and D. Rémy, Jérôme Vouillon, and Damien Doligez. The Objective Caml system release 3, 2004.

Y. [. Lavarenne and . Sorel, Modèle unié pour la conception conjointe logiciel-matériel, Traitement du Signal, vol.6, p.14, 1997.

K. Praveen, S. S. Murthy, and . Bhattacharyya, Shared Buer Implementations of Signal Processing Systems Using Lifetime Analysis Techniques . IEEE transactions on computer-aided design of integrated circuits and systems, p.177198, 2001.

J. Mccarthy, Recursive functions symbolic expressions and their computation by machine, Part I, Communications of the ACM, vol.3, issue.4, p.184195, 1960.
DOI : 10.1145/367177.367199

J. Mitola, The Software Radio Architecture, IEEE Communications Magazine, vol.33, p.2638, 1995.

A. [. Moy, L. Kountouris, P. Rambaud, and . Lecorre, Full Digital IF UMTS Transceiver for Future Software Radio Systems, ERSA'01, 2001.

Y. Le and M. , Aide à la conception de systèmes sur puce hétérogènes par l'exploration paramétrable des solutions au niveau système, 2003.

J. Nezan, Intégration de services video Mpeg sur architectures parallèles, 2002.

S. Nobilet, Etude et optimisation des techniques MC-CDMA pour les futures générations de systèmes de communications herziennes, 2003.

E. L. Post, Degrees of recursive unsolvability : preliminary report, p.641642, 1948.

V. Pratt, Modeling concurrency with partial orders, International Journal of Parallel Programming, vol.25, issue.49, p.15, 1986.
DOI : 10.1007/BF01379149

D. [. Powel and . Welsh, An Upper Bound on the Chromatic Number of a Graph and its Application to Timetabling Problems, Computer Journal, vol.10, p.8586, 1967.

L. Sha and J. B. Goodenough, Real-time scheduling theory and ada, IEEE Trans. on Computer, vol.23, 1990.

J. A. Stankovic, Real-time and embedded systems, ACM Computing Surveys, vol.28, issue.1, p.205208, 1996.
DOI : 10.1145/234313.234400

H. [. Szekeres and . Wilf, An inequality for the chromatic number of a graph, Journal of Combinatorial Theory, vol.4, issue.1, p.13, 1968.
DOI : 10.1016/S0021-9800(68)80081-X

J. [. Tirado, L. Saiz, J. Ribas, and . Carrabina, Prototyping platform for HW-SW codesign of reactive systems with POLIS, DCIS, 2000.

A. Vicard, Formalisation et optimisation des systèmes informatiques distribués temps réel embarqués, 1999.

E. Jack and . Volder, The CORDIC Trigonometric Computing Technique, IRE Transactions on Electronic Computers, 1959.

A. Stanley and . White, Applications of Distributed Arithmetic to Digital Signal Processing : TutorialReview, IEEE ASSP Magazine, 1989.

J. Zhu, Static memory allocation by pointer analysis and coloring, Design , Automation, and Test in Europe, p.785790, 2001.

A. Zomaya, Parallel and distributed computing handbook, 1996.

A. A. Zykow, On some properties of linear complexes, 1952.