Vérification formelle des systèmes numériques par démonstration de théorèmes: application aux composants cryptographiques

Résumé : A cause de la complexité croissante des systèmes sur puce (SoC), la vérification devient un aspect très important : 70 - 80% du coût de conception est alloué à cette tâche. Plus de 60% des projets de développement d'ASIC doivent être repris à cause des erreurs fonctionnelles, environ 50% des erreurs de conception étant situées au niveau du module. Dans le monde industriel, la vérification est souvent synonyme de simulation - une méthode de vérification naturelle pour les concepteurs, mais qui ne garantit pas l'absence d'erreurs. Une alternative est fournie par la vérification formelle qui prouve mathématiquement qu'un circuit satisfait une spécification. Dans cette thèse, on s'intéresse aux méthodes déductives basées sur la démonstration de théorèmes. La démonstration de théorèmes permet de vérifier formellement des descriptions matérielles de haut niveau et des systèmes réguliers ou très complexes, car la taille de données n'a plus d'importance. Par contre la modélisation de la description matérielle se fait directement en logique, ce qui rend l'accès difficile pour les concepteurs. Notre travail a pour but de faciliter l'introduction des outils de démonstration de théorèmes dans le flot de conception. Nous proposons une méthode automatique de traduction d'un circuit VHDL vers un modèle sémantique basé sur des équations récurrentes par rapport au temps qui peut être l'entrée de tout outil de démonstration de théorèmes et nous définissons une approche de vérification adaptée au modèle. Afin de valider notre proposition, nous avons choisi le démonstrateur ACL2 pour vérifier une bibliothèque de circuits de cryptographie.
Type de document :
Thèse
Autre [cs.OH]. Université Joseph-Fourier - Grenoble I, 2006. Français


https://tel.archives-ouvertes.fr/tel-00104174
Contributeur : Lucie Torella <>
Soumis le : vendredi 6 octobre 2006 - 09:02:52
Dernière modification le : vendredi 6 octobre 2006 - 11:52:53
Document(s) archivé(s) le : mardi 6 avril 2010 - 18:38:16

Fichier

Identifiants

  • HAL Id : tel-00104174, version 1

Collections

TIMA | UJF | UGA

Citation

D. Toma. Vérification formelle des systèmes numériques par démonstration de théorèmes: application aux composants cryptographiques. Autre [cs.OH]. Université Joseph-Fourier - Grenoble I, 2006. Français. <tel-00104174>

Partager

Métriques

Consultations de
la notice

206

Téléchargements du document

180