Off-Line and On-Line BIST for Embedded Systems
Test et Surveillance Intégrés des Systèmes Embarqués
Résumé
This report presents a summary of our research activities focusing on off-line testing and on-line supervision of embedded systems. Modern microelectronic manufacturing technologies and software tools make it feasible to integrate a complex system, into a single chip (SoC) able to hold all the components and functions that historically required a hardware board. Embedded systems made up of hardware and software generally contains a variety of integrated devices including digital, analogue, and even radio-frequency cores on the same chip. As these systems are gain sophistication, manufacturers are using them in increasingly critical applications that can result in injury, economic loss, or unacceptable inconvenience when they do not perform as required. This leads to new challenge for the test and for the real time supervision capabilities.
The first part of this manuscript puts forward original BIST design methodology for analogue and mixed signal devices using embedded smart resources (embedded microprocessors and memories). The second part introduces different approaches for online supervision and discusses their applicability to online testing to of embedded ICs, including semiconcurrent and concurrent online testing strategies. It is attractive to adapt some of the results that are abundantly available in automatic control research to deal with the problem of online fault detection in electronic embedded systems. However, only some techniques are applicable to electronic systems because the design and implementation constrains are very different in both research fields. Compared to other known FDI architectures, it is shown that the model-based parity space approach is suitable for online testing of digital embedded systems with respect to electronic design constrains and allows not only for efficient fault coverage, but also for efficient implementation facilities.
The first part of this manuscript puts forward original BIST design methodology for analogue and mixed signal devices using embedded smart resources (embedded microprocessors and memories). The second part introduces different approaches for online supervision and discusses their applicability to online testing to of embedded ICs, including semiconcurrent and concurrent online testing strategies. It is attractive to adapt some of the results that are abundantly available in automatic control research to deal with the problem of online fault detection in electronic embedded systems. However, only some techniques are applicable to electronic systems because the design and implementation constrains are very different in both research fields. Compared to other known FDI architectures, it is shown that the model-based parity space approach is suitable for online testing of digital embedded systems with respect to electronic design constrains and allows not only for efficient fault coverage, but also for efficient implementation facilities.
Ce document est rédigé en vue de l'obtention d'un diplôme d'habilitation à diriger des recherches de l'Université Joseph Fourier de Grenoble. Il présente une synthèse de nos travaux de recherche concernant essentiellement le test hors ligne et la surveillance en fonctionnement des systèmes embarqués. Ces travaux sont conduits au sein du laboratoire TIMA de Grenoble successivement dans les équipes ‘'RIS'' (Reliable Integrated Systems) jusqu'en 2002 et ‘'RMS'' (Reliable Mixed Signal Systems) de 2002 à ce jour.
Dans le chapitre introductif, nous définissons les systèmes embarqués et nous présentons les défis scientifiques et techniques qu'induisent leur émergence et leur prolifération rapides. Ensuite, nous posons le problème du test hors ligne et de la surveillance en ligne de ces systèmes. La fin du chapitre situe nos activités dans la discipline du test des systèmes intégrés et présente nos principaux axes de recherche.
Dans le chapitre 2, nous présentons nos travaux concernant le test intégré de modules analogiques et mixtes incorporés dans un environnement numérique. La première partie du chapitre est consacrée au développement d'outils de conception assistée par ordinateur pour le test des systèmes analogiques et mixtes alors que la deuxième décrit les techniques d'intégration de test à bas coût que nous avons développées pour les systèmes analogiques et mixtes.
Le chapitre 3 concerne les techniques de surveillance en ligne intégrée. Une description rapide du flot de synthèse automatique de systèmes intégrés nous permet de situer nos travaux par rapport aux processus modernes de conception de circuits. Les méthodes de test en ligne non-concurrent, semi-concurrent et concurrent sont ensuite exposées. Nous expliquons les liens que partagent les techniques proposées avec d'autres disciplines de recherche, notamment les travaux sur la détection et l'identification de fautes dans les systèmes automatisés.
Le chapitre 4 conclut le mémoire. Nous indiquons aussi quelques perspectives possibles pour nos prochaines activités de recherche. Les pistes qui se dégagent concernent aussi bien la poursuite des travaux déjà engagés que des travaux sur de nouvelles problématiques.
Dans le chapitre introductif, nous définissons les systèmes embarqués et nous présentons les défis scientifiques et techniques qu'induisent leur émergence et leur prolifération rapides. Ensuite, nous posons le problème du test hors ligne et de la surveillance en ligne de ces systèmes. La fin du chapitre situe nos activités dans la discipline du test des systèmes intégrés et présente nos principaux axes de recherche.
Dans le chapitre 2, nous présentons nos travaux concernant le test intégré de modules analogiques et mixtes incorporés dans un environnement numérique. La première partie du chapitre est consacrée au développement d'outils de conception assistée par ordinateur pour le test des systèmes analogiques et mixtes alors que la deuxième décrit les techniques d'intégration de test à bas coût que nous avons développées pour les systèmes analogiques et mixtes.
Le chapitre 3 concerne les techniques de surveillance en ligne intégrée. Une description rapide du flot de synthèse automatique de systèmes intégrés nous permet de situer nos travaux par rapport aux processus modernes de conception de circuits. Les méthodes de test en ligne non-concurrent, semi-concurrent et concurrent sont ensuite exposées. Nous expliquons les liens que partagent les techniques proposées avec d'autres disciplines de recherche, notamment les travaux sur la détection et l'identification de fautes dans les systèmes automatisés.
Le chapitre 4 conclut le mémoire. Nous indiquons aussi quelques perspectives possibles pour nos prochaines activités de recherche. Les pistes qui se dégagent concernent aussi bien la poursuite des travaux déjà engagés que des travaux sur de nouvelles problématiques.
Loading...