Conception de circuits MMIC BiMOS SiGe appliqués à la synthèse de fréquence fractionnaire
Résumé
Circuit integration is a key factor for size and cost reduction of communication systems. Transceiver systems need the local oscillator for the transposition of the modulated signal to an intermediate frequency or to the base band frequency. This local oscillator is usually realized with a phase locked loop (PLL). The aim of this study is to design a completely integrated fractional PLL in the X band frequency range (8 GHz-12 GHz) in BiCMOS technology. Firstly, an integrated integer PLL is presented, with the specifications and design means. The PLL's basic blocks are described and the influence of each of these blocks on the PLL phase noise specification is evaluated. This study gives a performance assessment carrying out dynamic and noise performances of the voltage controlled oscillator (VCO). The study and design of the voltage controlled oscillator are the subjects of the second chapter. Its fundamental principles and design concerns in monolithic design are presented. Circuit performances evaluation is of prime importance in monolithic design, especially for phase noise prediction. The design of two different VCO topologies is presented (a parallel topology and a serial topology). The design methodology is based on the minimization of the base emitter current noise source conversion into phase noise, leading to the optimum bias condition for a low phase noise voltage controlled oscillator. On the assumption of the preponderance of the base emitter current noise conversion in the phase noise generation, we propose a hybrid bias solution using a short circuit to reduce this current noise: this is implemented on the serial VCO. Another design based on the push-push topology is realized for a 20 GHz VCO. The phase noise performance for this design defines the state of the art for this technology and this oscillation frequency. Finally, in the last chapter, the fractional division is studied: the existing solutions are given and the implemented solution is describe d. The completely integrated PLL is implemented, and the total phase noise is estimated, carrying out the contribution of the integrated loop filter which is a major concern in integrated PLL.
L'intégration des circuits est au centre de l'enjeu lié à la réduction de l'encombrement et des coûts de fabrication des systèmes de télécommunication. Dans les systèmes d'émission et de réception, la génération de fréquence issue de l'oscillateur local va permettre la transposition du signal modulé autour de la porteuse vers une fréquence intermédiaire ou vers le signal en bande de base (et inversement pour l'émetteur). La synthèse de fréquence est généralement assurée par une boucle à verrouillage de phase (PLL). L'objectif de ce travail de thèse consiste à réaliser une PLL fractionnaire intégrée en bande X (8 GHz-12 GHz) en technologie BiCMOS. Dans un premier temps, un démonstrateur de PLL à division entière intégrée est présenté, pour lequel nous décrirons les spécifications et les méthodes. Les différents éléments constitutifs de la PLL numérique sont présentés pour lesquels nous évaluerons les spécifications en bruit. Cette étude permet d'établir un bilan de performances mettant en avant l'enjeu des caractéristiques dynamiques et en bruit lors de la conception d'un oscillateur contrôlé en tension. L'étude et la conception de l'oscillateur contrôlé en tension constituent l'objet du second chapitre. Les principes fondamentaux de la conception d'un oscillateur en technologie monolithique sont présentés. La nécessité de simuler correctement les performances du circuit, et tout particulièrement le bruit de phase, est mise en avant. La conception de deux oscillateurs contrôlés en tension est présentée (une topologie parallèle et une topologie série). La méthodologie de conception met en avant la prépondérance du phénomène de conversion de la source de bruit en courant sur la jonction base-émetteur du transistor : l'optimisation du bruit de phase est basée sur la minimisation de cette conversion. Sur la base de l'identification et de la localisation de la source de bruit prépondérante responsable du bruit de phase, nous proposons une solution de polarisation hybride afin de diminuer le bruit de phase en court-circuitant la source de bruit en courant. Une conception d'oscillateur contrôlé en tension à 20 GHz est aussi entreprise sur un concept de topologie push-push permettant d'atteindre un niveau de bruit de phase définissant l'état de l'art pour cette technologie et cette fréquence d'oscillation. Enfin, dans le dernier chapitre, nous étudions la division fractionnaire et décrivons la mise en oeuvre de la PLL toute intégrée : les différents types de circuits de la division fractionnaire sont exposés, et une étude spécifique de la topologie mise en place est présentée. Le bruit de phase de l'ensemble est estimé, mettant en avant la contribution en bruit du filtre qui est particulièrement problématique en solution toute intégrée
Loading...