Skip to Main content Skip to Navigation
Theses

DRAC: Un système de contrôle d'exécution pour multiprocesseur à mémoire partagée

Résumé : Les besoins continus en puissance de calcul restent un moteur important dans l'évolution des technologies des ordinateurs. Dans le domaine scientifique, par exemple, on trouve facilement des applications capables d'épuiser la puissance de calcul même sur des machines parmi les plus récentes. Dans le cas specifique des machines parallèles, nous nous intéressons au problème de performances des machines multiprocesseurs à mémoire partagée. Le rapport entre les capacités de la hiérarchie mémoire et la vitesse des processeurs est à l'origine d'un des problèmes de performances fondamentaux. On parle de contention ou de goulot d'étranglement mémoire afin de signifier que la saturation de l'accès à la partie haute de la hiérarchie mémoire est responsable d'une baisse de performances. La technologie de la fabrication des processeurs évolue en effet généralement plus rapidement que celle de la mémoire centrale. L'interconnexion entre la mémoire centrale et les processeurs est un des points cruciaux dans l'architecture des multiprocesseurs, en effet ce point est fréquent. Dans ce contexte, nous proposons l'utilisation des compteurs matériels en tant qu'élément d'un système de contrôle permettant de modifier l'ordonnancement de l'exécution des processus en présence d'une contention. La politique de contrôle retenue consiste à maximiser le rendement de la machine. Le contrôle d'exécution des processus est basé sur l'estimation des performances via l'observation de l'utilisation mémoire. Ce mécanisme d'estimation est l'issue d'une étude sur l'impact des capacités des hiérarchies mémoires sur les performances des multiprocesseurs.
Complete list of metadatas

https://tel.archives-ouvertes.fr/tel-00007700
Contributor : Mauricio Pillon <>
Submitted on : Thursday, December 9, 2004 - 4:45:17 PM
Last modification on : Wednesday, July 25, 2018 - 1:24:17 AM
Document(s) archivé(s) le : Friday, April 2, 2010 - 8:41:44 PM

Identifiers

  • HAL Id : tel-00007700, version 1

Collections

INRIA | CNRS | IMAG | UGA

Citation

Mauricio Pillon. DRAC: Un système de contrôle d'exécution pour multiprocesseur à mémoire partagée. Réseaux et télécommunications [cs.NI]. Institut National Polytechnique de Grenoble - INPG, 2004. Français. ⟨tel-00007700⟩

Share

Metrics

Record views

235

Files downloads

688