Abstract : This manuscript is devoted to the 1st and 2nd order study of NPN bipolar transistors integrated in high frequency BiCMOS processes with the double goal of characterising the various processing technologies and bringing physical interpretations. Static characterisations and low frequency noise measurements were performed on devices integrated in three different processes (simple poly, implanted double poly and “in-situ” doped double poly). For each technology, the experimental results are interpreted by considering the specificities of each process. For the simple polysilicon technology, two cases are distinguished. For the devices with a small active area, the noise has a quadratic dependency with the bias current. In this case, the dominant noise source is located in the interfacial oxide between the single-crystal and polycrystalline silicon parts of the emitter. For the devices with a large active area, the noise is proportionnal to the base current, and the parameter quantifying this noise level is correlated to the level of the non-ideal base current measured on these devices. The noise source, in this case, is located along the non-walled periphery of the emitter-base junction. In the case of the double polysilicon technologies, the noise has a quadratic dependency with the bias current, whatever the active area of the device. However, contrary to the results reported in the literature, the normalisation by the active area does not give satisfying results. A model taking into account a variation of the interfacial oxide thickness is proposed and succesfully applied to the experimental results (static and low frequency noise) in the case of “in-situ” doped double polysilicon technology.
Résumé : Ce mémoire est consacré à l'étude au 1er et au 2ème ordre de transistors bipolaires NPN issus de procédés de fabrication BiCMOS haute fréquence dans le but à la fois de qualifier les diverses technologies et d'apporter des interprétations physiques. Des caractérisations en statique et des mesures de bruit basse fréquence ont été effectuées sur des composants intégrés dans trois procédés différents (simple poly, double poly implanté et double poly dopé «in-situ»). Pour chaque technologie, les résultats expérimentaux sont interprétés en tenant compte des spécificités de chaque procédé de fabrication. Pour la technologie simple polysilicium, deux cas sont distingués. Pour les composants de faible surface active, le bruit évolue quadratiquement avec le courant de polarisation. Dans ce cas, la source de bruit dominante est localisée au niveau de l'oxyde interfacial entre les zones de silicium monocristallin et polycristallin de l'émetteur. Pour les composants de grande surface active, le bruit évolue linéairement avec le courant de base, et le paramètre quantifiant ce niveau de bruit est corrélé au niveau de courant non-idéal de base mesuré sur ces composants. La source de bruit est dans ce cas localisée le long de la périphérie non murée de la jonction émetteur base. Dans le cas des technologies double polysilicium, le bruit évolue quadratiquement avec la polarisation, quelle que soit la surface active du composant. Toutefois, contrairement aux résultats relevés dans la littérature, la normalisation par la surface active ne donne pas de résultats satisfaisants. Un modèle prenant en compte une variation de l'épaisseur de l'oxyde interfacial est proposé et appliqué avec succès aux résultats expérimentaux (statique et bruit BF) en technologie dopée «in-situ»