Abstract : The aim of this thesis was to study the validity of a new approach to develop ultimate electronics devices, by means of numerical simulations. Such devices should be able to control single electron motion; therefore, a large threshold voltage is required even at room temperature. Nevertheless, this constraint raises a lot of difficulties in the elaboration of single electron transistors (SET) with a single dot. So, we decided to work on nanometer-sized metallic dot arrays, placed between leads on an insulator, in collaboration with an experimental team. Those devices present a high geometrical disorder taken into account in the inter-dot distances. First, we built up a Monte Carlo simulator which reproduces electron motion through our devices. It has been validated by comparison with the experiments. To be able to explicitely include the disorder, we modelized tunnel resistances and junction capacitances between dots in a realistic way. Secondly, we estimated the effect of disorder on electrical characteristics. The main result was the magnitude of the threshold voltage dispersion. It is small at low temperature, but it increases dramatically in the temperature range relevant for applications. In order to reduce this dispersion in the higher temperature range, we have proposed and tested numerically a realistic solution which is able to keep the threshold value in a acceptable range for VLSI use.
Résumé : Ce travail de thèse avait pour but d'étudier, par des simulations numériques, la validité d'une nouvelle approche pour réaliser des dispositifs électroniques ultimes. Ceux-ci doivent permettre de contrôler le transport des électrons un à un; il faut alors une tension de seuil reste élevée même à température ambiante. La fabrication de transistors à un électron (SET) construits autour d'un seul plot et répondant à cette contrainte, pose de nombreux problèmes. C'est pourquoi nous avons choisi d'étudier des petits réseaux de plots métalliques nanométriques déposés sur un isolant, et placés entre des électrodes, en collaboration étroite avec un laboratoire expérimental qui avait fait le même choix. Dans ces conditions, les réseaux de plots obtenus présentent un important désordre géométrique pris en compte à travers les distances inter-plots. Dans un premier temps, nous avons réalisé un simulateur de type Monte Carlo, validé grâce aux données expérimentales, capable de reproduire le transport dans les dispositifs étudiés. Cela a nécessité la modélisation réaliste des résistances tunnel et des capacités des jonctions inter-plots, de façon à inclure explicitement le désordre. Dans un second temps, nous avons étudié l'effet de ce dernier sur les caractéristiques électriques des dispositifs considérés. Le résultat majeur concerne la dispersion de la tension de seuil qui reste faible à basse température, mais devient rapidement catastrophique dans la zone de température intéressante pour les applications. Dans le but de réduire la dispersion à haute température, nous avons proposé et testé numériquement une solution réaliste permettant de la ramener à des valeurs de seuils tolérables en VLSI.