282 articles – 2123 Notices  [english version]
Fiche détaillée Thèses
Université Joseph-Fourier - Grenoble I (2005-10-28), JERRAYA A. A. (Dir.)
Liste des fichiers attachés à ce document : 
PDF
tel-00010903.pdf(2.4 MB)
Génération Automatique de Modèles de Simulation pour la Validation de Systèmes Hétérogènes Embarqués
A. Sarmento1

La pression pour la qualité et la mise sur le marché de systèmes embarqués monopuces fait que la validation de tels systèmes devient le point clé du processus de conception. La validation répond pour plus de la moitié du temps de conception. Mais à chaque jour la validation devient plus difficile car les systèmes sont de plus en plus hétérogènes. Cette hétérogénéité touche plusieurs aspects du système, comme les niveaux d'abstraction, les APIs et protocoles de communication, les langages de spécification, entre autres. Les points clés pour réduire le temps de validation sont : (1) maîtriser l'intégration des composants hétérogènes à travers de l'adaptation de la communication, (2) et générer automatiquement le modèle de simulation du système.
Ainsi, les contributions apportées par ce travail pour accélérer le temps de validation sont: (1) la proposition d'un modèle d'adaptateur de communication basé sur les services pour la cosimulation des systèmes hétérogènes embarqués ; (2) la proposition et l'implémentation d'un flot de génération automatique de modèles de simulation pour les systèmes hétérogènes embarqués.
Les approches proposées ont été validées sur deux systèmes hétérogènes embarqués : un modem VDSL et un encodeur MPEG-4.
1 :  TIMA - Techniques of Informatics and Microelectronics for integrated systems Architecture
systèmes embarqués monopuces
http://tima.imag.fr/publications/files/th/ags_217.pdf

Automatic Generation of Simulation Models for the validation of heterogeneous systems-on-chip
As quality and time-to-market constraints of systems-on-chip increase, validation becomes the key point of the design process. Validation represents more than 50% of design time. The ever-increasing heterogeneity of systems-on-chip makes validation harder. This heterogeneity concerns different aspects of the system such as: abstraction levels, API's and communication protocols, specification languages, etc. The key points to reduce validation time are : (1) mastering heterogeneous components integration by adapting their communication (2) and generating simulation models automatically.
The main contributions of this work for accelerating validation time are : (1) the definition of a service-based model for communication adapters in order to enable the cosimulation of heterogeneous systems-on-chip ; (2) the definition and implementation of an automatic generation flow of simulation models for heterogeneous systems-on-chip.
The proposed approach was validated on two systems-on-chip : a VDSL modem and a MPEG-4 encoder.
system-on-chip design and validation – hardware/software co-design