.:. Consultation > Liste par type de publication > Thèses .:.

195 documents classés par : Date Titre Nom du premier auteur Type de documents Date de dépôt

... 3 - 4 - 5 - 6 - 7 - 8 - 9 ...

Modélisation et validation des systèmes hétérogènes : définition d'un modèle d'exécution Kriaa L. Université Joseph-Fourier - Grenoble I (2005-11-10), JERRAYA A. A. (Dir.) [tel-00011219 - version 1]

Génération Automatique de Modèles de Simulation pour la Validation de Systèmes Hétérogènes Embarqués Sarmento A. Université Joseph-Fourier - Grenoble I (2005-10-28), JERRAYA A. A. (Dir.) [tel-00010903 - version 1]

SIMULATION SYMBOLIQUE DES CIRCUITS DÉCRITS AU NIVEAU ALGORITHMIQUE Al-Sammane G. Université Joseph-Fourier - Grenoble I (2005-07-18), BORRIONE D. (Dir.) [tel-00009776 - version 1]

Méthodes de simulation des erreurs transitoires à plusieurs niveaux d'abstraction Saleh S. Institut National Polytechnique de Grenoble - INPG (2005-06-21), COURTOIS Bernard (Dir.) [tel-00009587 - version 1]

Étude des phénomènes physiques utilisables pour alimenter en énergie électrique des micro-systèmes communicants Despesse G. Institut National Polytechnique de Grenoble - INPG (2005-06-20), S. BASROUR (Dir.) [tel-00162518 - version 1]

EVALUATION PREDICTIVE DE LA SURETE DE FONCTIONNEMENT D'UN CIRCUIT INTEGRE NUMERIQUE HADJIAT K. Institut National Polytechnique de Grenoble - INPG (2005-06-10), LEVEUGLE Régis (Dir.) [tel-00009485 - version 1]

Conception de transducteurs acoustiques micro-usinés Domingues C. Institut National Polytechnique de Grenoble - INPG (2005-04-29), COURTOIS Bernard (Dir.) [tel-00009846 - version 1]

Etude d'un système complet de reconnaissance d'empreintes digitales pour un capteur microsystème à balayage Galy N. Institut National Polytechnique de Grenoble - INPG (2005-04-14), COURTOIS Bernard (Dir.) [tel-00009742 - version 1]

Conception de réseaux de communication sur puce asynchrones : application aux architectures GALS Quartana J. Institut National Polytechnique de Grenoble - INPG (2004-12-20), RENAUDIN M. (Dir.) [tel-00008830 - version 1]

Une Méthodologie de Conception de Circuits Asynchrones à Faible Consommation d'Energie: Application au Microprocesseur MIPS Slimani K. Institut National Polytechnique de Grenoble - INPG (2004-12-16), RENAUDIN M. (Dir.) [tel-00008328 - version 1]

Synthèse logique de circuits asynchrones micropipeline REZZAG A. Institut National Polytechnique de Grenoble - INPG (2004-12-13), RENAUDIN M. (Dir.) [tel-00008398 - version 1]

Validation de Spécifications de Circuits Asynchrones : Méthodes et outils Boubekeur M. Université Joseph-Fourier - Grenoble I (2004-10-22), BORRIONE Dominique (Dir.) [tel-00007774 - version 1]

Prototypage basé sur une plateforme reconfigurable pour vérification des systèmes monopuces SASONGKO A. Université Joseph-Fourier - Grenoble I (15/10/2004), JERRAYA A. A. (Dir.) [tel-00008274 - version 1]

Partitionnement des services de communication en vue de la génération automatique des interfaces logicielles/matérielles Paviot Y. Institut National Polytechnique de Grenoble - INPG (2004-07-01), JERRAYA A.A. (Dir.) [tel-00007013 - version 1]

Modélisation, simulation et vérification de circuits numériques asynchrones dans le standard SystemC v2.0.1 Sirianni A. Institut National Polytechnique de Grenoble - INPG (2004-06-18), RENAUDIN Marc (Dir.) [tel-00006454 - version 1]

REDUCTION DE L'EMISSION ELECTROMAGNETIQUE DES CIRCUITS INTEGRES : L'ALTERNATIVE ASYNCHRONE Panyasak D. Institut National Polytechnique de Grenoble - INPG (2004-06-14), RENAUDIN Marc (Dir.) [tel-00007775 - version 1]

Modèles d'intégration d'outils et de composants logiciels/matériels pour la conception des systèmes hétérogènes embarqués DZIRI A. Institut National Polytechnique de Grenoble - INPG (2004-05-26), JERRAYA A. (Dir.) [tel-00006619 - version 1]

Méthodologie et flot semi-automatique d'aide à la conception et à la validation des macro-cellules ASIC dédiées au traitement du signal Tambour L. Institut National Polytechnique de Grenoble - INPG (2003-12-03), JERRAYA A. A. (Dir.) [tel-00004103 - version 1]

Interface Analogique Numérique Asynchrone: une Nouvelle Famille de Convertisseurs Basés sur la Quantification du Temps Allier E. Institut National Polytechnique de Grenoble - INPG (2003-11-27), RENAUDIN Marc (Dir.) [tel-00004027 - version 1]

Construction de Modèles Réduits et Vérification Symbolique de Circuits Industriels décrits au Niveau RTL Dumitrescu E. Université Joseph-Fourier - Grenoble I (07/10/2003), BORRIONE Dominique (Dir.) [tel-00003667 - version 1]