248 articles – 2008 Notices  [english version]
.:. Consultation > Liste par année > 2005 .:.
177 documents classés par :
Première Page Page Précédente 1 - 2 - 3 - 4 - 5 - 6 - 7 ... Page Suivante Page Finale
fulltext access Component Reuse in B Using ACL2
Zimmermann Y. et al
ZB Formal Specification and Development in Z and B - 4th International Conference of B and Z Users - ZB 2005, (2005) [inria-00000755 - version 1]
fulltext access FPGA Architecture for Multi-Style Asynchronous Logic
Huot N. et al
In Design, Automation and Test in Europe - DATE'05, Germany (2005) [hal-00181491 - version 1]
fulltext access DPA on quasi delay insensitive asynchronous circuits: formalization and improvement
Bouesse G.F. et al
In Design, Automation and Test in Europe - DATE'05, Germany (2005) [hal-00009567 - version 1]
Circuits Asynchrones et Consommation
Renaudin M.
Dans 5ème Journées d'études Faible Tension, Faible Consommation (FTFC'05) - 5ème Journées d'études Faible Tension, Faible Consommation (FTFC'05), France (2005) [hal-00544544 - version 1]
Circuits et systèmes asynchrones: une approche architecturale
Renaudin M.
Dans École thématique "Architectures des systèmes matériels enfouis et méthodes de conception associées (ARCHI'05)" - École thématique "Architectures des systèmes matériels enfouis et méthodes de conception associées (ARCHI'05)", France (2005) [hal-00544543 - version 1]
Concurrent testing embedded systems: adapting automatic control techniques to microelectronics testing
Simeu E. et al
Dans Proc. of 16th IFAC World Congress, Prague, Czech Republic, July 4-8 - 16th IFAC World Congress, Tchèque, République (2005) [hal-00544476 - version 1]
Improving DPA resistance of Quasi-delay Insensitive Asynchronous Circuits
Renaudin M. et al
Dans 3rd International Workshop on Cryptographic Architectures Embedded in Reconfigurable Devices (CryptArchi'05) - 3rd International Workshop on Cryptographic Architectures Embedded in Reconfigurable Devices (CryptArchi'05), France (2005) [hal-00544353 - version 1]
Soft Error: The Fifth Element, Innovative Practice Session: Soft Errors
Nicolaidis M.
Dans IEEE VLSI Test Symposium (VTS 2005) - IEEE VLSI Test Symposium (VTS 2005), États-Unis (2005) [hal-00472173 - version 1]
Programmable Memory BIST
Boutobza S. et al
In Test Conference, 2005. Proceedings. ITC 2005. IEEE International - Test Conference, 2005. Proceedings. ITC 2005. IEEE International, United States (2005) [hal-00472140 - version 1]
Soft error circuit hardening techniques implementation using an automatic layout generator
C. L. et al
In Proceedings of IEEE Latin American Test Workshop (LATW'05) - Proceedings of IEEE Latin American Test Workshop (LATW'05), Brazil (2005) [hal-00460557 - version 1]
Transient and permanent fault tolerance memory cells for unreliable future nanotechnologies
Anghel L. et al
Dans Proceedings of IEEE Latin American Test Workshop (LATW'05), Salvador Bahia, Brazil, March 30-April 2 - IEEE Latin American Test Workshop (LATW'05), Brésil (2005) [hal-00457112 - version 1]
Controlling processors ’speed using dynamic voltage scaling
Rios D. et al
In Proceedings of 5ème Journées d'études Faible Tension, Faible Consommation (FTFC'’05), Paris, France, May 18-19 - 5ème Journées d'études Faible Tension, Faible Consommation (FTFC'’05), France (2005) [hal-00457104 - version 1]
Fast Performance Comparison of Asynchronous Circuits
Fragoso J. et al
In Proceddings of 5ème journées d'études Faible Tension, Faible Consommation (FTFC’'05), Paris, France, May 18-19 - 5ème journées d'études Faible Tension, Faible Consommation (FTFC’05), France (2005) [hal-00457098 - version 1]
Asynchronous Architecture for Sensor Network Nodes
Buhrig A. et al
In Proceedings of MedHocNet, Porquerolles, France, June 20-22 - MedHocNet, France (2005) [hal-00457093 - version 1]
Scheduler implementation in MPSoC Design
Cho Y. et al
Dans Proc. of Asia South Pacific Design Automation Conference (ASP-DAC 2005) - Asia South Pacific Design Automation Conference (ASP-DAC 2005), Chine (2005) [hal-00433795 - version 1]
Toward Asynchronous and High Data Rates Contactless Systems
Beigne E. et al
In Proceedings of the 1st IEEE Ph.D. Research in Micro-Electronics and Electronics Conference (PRIME’'05) - 1st IEEE Ph.D. Research in Micro-Electronics and Electronics Conference (PRIME’'05), Switzerland (2005) [hal-00433464 - version 1]
On the Use of Model Checking for the Verification of a Dynamic Signature Monitoring Approach
Nicolescu B. et al
IEEE Transactions on Nuclear Science 52, 5 (2005) 1555-1561 [hal-00419358 - version 1]
Test orienté défaut pour les circuits radio fréquences
Kheriji R. et al
14ème Journées Nationales Microondes (JNM'05), France (2005) [hal-00388330 - version 1]
Génération de vecteurs de test pour les MEMS non linéaires pour le calcul des noyaux de Volterra
Bounceur A. et al
8ème Journées Nationales du Réseau Doctoral de Microélectronique (JNRDM'05), France (2005) [hal-00388320 - version 1]
Nonlinearity effects on MEMS on-chip pseudorandum testing
Dhayni A. et al
Dans Proc. of 11th Annual International Mixed-Signals Testing Workshop (IMSTW'’05) - 11th Annual International Mixed-Signals Testing Workshop (IMSTW’05), France (2005) [hal-00384648 - version 1]