282 articles – 2123 references  [version française]
Detailed view PhD thesis
Institut National Polytechnique de Grenoble - INPG (30/04/2003), JERRAYA Ahmed (Dir.)
Attached file list to this document: 
PDF
tel-00002904.pdf(1.2 MB)
Approche d'assemblage systématique d'éléments d'interface pour la génération d'architecture multiprocesseur = An approach for the systematic gathering of interface items toward the generation of multiprocessor architectures
D. Lyonnard1

Cette thèse adresse une recherche d'automatisation pour la conception d'architecture matérielle de systèmes monopuces.
L'accroissement incessant de la complexité des systèmes, l'amincissement des fenêtres commerciales et la réduction du temps accordé à la conception qui en résulte apportent une divergence non résolue entre les besoins en productivité et celle effective des équipes de concepteurs. Une réponse est proposée par l'abstraction de ces systèmes jusqu'à un niveau où les caractéristiques de l'architecture matérielle ne sont que des directives d'implémentation annotées à un modèle purement fonctionnel de l'application. Ce modèle est alors pris en charge par un flot d'étapes de raffinement automatisées, le conduisant jusqu'à un niveau de détail permettant l'utilisation d'outils de synthèse matérielle commerciaux qui, à leur tour, le transposent en silicium.
La contribution de cette thèse à cette méthodologie concerne la définition d'une représentation de ces architectures matérielles à chaque niveau utilisé au cours de la conception, ainsi qu'une approche d'automatisation du flot de raffinement par l'assemblage systématique de composants de bibliothèques. La pertinence de ces travaux a été évaluée par leurs applications à la conception de plusieurs systèmes dont un modem VDSL et un terminal GSM WCDMA présentés dans ce mémoire.
1:  TIMA - Techniques of Informatics and Microelectronics for integrated systems Architecture
conception matériel/logiciel
http://tima.imag.fr/publications/files/th/asg_190.pdf

An approach for the systematic gathering of interface items toward the generation of multiprocessor architectures
This thesis tackles a research toward an automation in design of System-on-Chip (SoC) hardware-architectures.
The everlasting gap moving a design-team's productivity away from claims brought by the endless rising complexity of systems, thus combined with thinner and thinner market windows and related shortened design cycles, still applies while dealing with SoC design. The elevation of the abstraction-level, used to model systems, up-to pure functionalities annotated with architecture design-directives is the aimed solution. That model would be refined down-to a detailed and more silicon-compliant level. Commercial hardware-synthesis tools would then be able to achieve the final translation toward silicon.
This thesis contributes in two points to that method. The former addresses the definition of a representation model of SoC hardware-architectures mandatory while diving through the abstraction-levels and the design-steps. The latter provides an approach to the automation of this hardware-architecture refinement flow through the systematic gathering of library-components. The relevance of that work is evaluated thanks to several case-studies among them a VDSL modem and a WCDMA cellular phone are introduced in this report.
Hardware/software co-design – methods and tools for multiprocessor systems on chip