Detailed view

Conference proceedings

8ème Colloque sur l'Enseignement des Technologies et des Sciences de l'Information et des Systèmes (CETSIS 2010), Grenoble : France (2010)

Attached file list to this document:

PDF 2010_01_article_cetsis_final.pdf(387.9 KB)

Conception conjointe logiciel-matériel et microprocesseur embarqué, validation sur plateforme FPGA

Vincent Fristot1, Sylvain Huet1, Laurent Fesquet2, Robin Rolland3

Dans le cadre d'une initiation aux systèmes électroniques intégrés, nous proposons un bureau d'étude de découverte d'un processeur embarqué au coeur d'une chaîne de traitement numérique du signal. A l'aide d'une description VHDL du processeur élémentaire fournie aux étudiants, il est proposé de simuler l'exécution de programmes en assembleur et de mettre en oeuvre le flot de conception d'un SOC. Cet enseignement a été apprécié car il permet d'illustrer le fonctionnement du coeur du processeur tout en validant la conception du matériel et du logiciel sur une carte FPGA.

1:	GIPSA-lab - Grenoble Images Parole Signal Automatique
2:	TIMA - Techniques of Informatics and Microelectronics for integrated systems Architecture
3:	CIME - Centre Interuniversitaire de Micro-Electronique

Keyword(s) : bureau d'étude pour élèves ingénieurs – microprocesseur embarqué – conception conjointe logiciel/matériel – flot de conception de circuits numériques – circuit logique programmable FPGA – SOC

hal-00505110, version 1

http://hal.archives-ouvertes.fr/hal-00505110

oai:hal.archives-ouvertes.fr:hal-00505110

From: Vincent Fristot <>

Submitted on: Thursday, 22 July 2010 15:36:35

Updated on: Friday, 29 July 2011 10:59:03