Fiche détaillée

Thèses

INSA de Toulouse (11/07/2012), J.Y.FOURNIOLS (Dir.)

Liste des fichiers attachés à ce document :

PDF thA_se_Nasreddine_07_12.pdf(2.6 MB)

Conception et modélisation d'un émulateur de réseaux de capteurs sans fils

Nadim Nasreddine1

Afin d'accélérer ce processus de conception des systèmes embarqués, un environnement de simulation rapide et performant peut s'avérer indispensable. Pour la rendre performante, les modèles comportementaux des composants élémentaires du système doivent être capables de remplacer les éléments réels dans leurs influences et réponses à tous les phénomènes influents: perturbations, affaiblissements, retards... Nos travaux de thèse visent à contribuer à cette approche méthodologique : ils traitent le développement d'un émulateur des RCSFs. Pour ce faire deux types de simulateurs ont été étudiés: * le premier est un simulateur " software " basé sur la création de modèles comportementaux, décrits en langage VHDL-AMS. * le deuxième est un simulateur hardware basé sur la création des modèles logiques comportementaux, décrits en langage VHDL synthétisable. La simulation s'effectuera sur un composant FPGA cible. Des modifications peuvent être faites sur l'architecture de manière dynamique.

1 :	LAAS - Laboratoire d'analyse et d'architecture des systèmes

Équipe de recherche : LAAS-N2IS

mots-clés : Réseau de capteurs sans fil – Modélisation – VHDL-AMS – VHDL – BER – PER – Meet in the middle – FPGA

To accelerate the design process of embedded systems, a fast and efficient simulation environment is needed. To make it efficient, the behavioral models of the elementary components of the system must be able to replace the real elements in their influences and responses to all the influential phenomena: disruptions, attenuation, delays... Our thesis work aims to contribute to this methodological approach: we treat the development of an emulator for WSNs. To do, two types of simulators have been studied: * The first is a software simulator based on the creation of behavioral models, described in VHDL-AMS. * The second is a hardware simulator based on the creation of behavioral logic models, described in synthesizable VHDL. The simulation will be done on an FPGA target. Changes may be made on the architecture dynamically.

tel-00719398, version 1

http://tel.archives-ouvertes.fr/tel-00719398

oai:tel.archives-ouvertes.fr:tel-00719398

Contributeur : Emilie Marchand <>

Soumis le : Jeudi 19 Juillet 2012, 16:29:17

Dernière modification le : Mardi 18 Décembre 2012, 15:28:18