681 articles – 2 Notices 
Fiche détaillée Thèses
Université Paul Sabatier - Toulouse III (22/05/2012), M.BAFLEUR (Dir.)
Liste des fichiers attachés à ce document : 
PDF
ThA_se_entiA_re.pdf(8.6 MB)
Structures MOS-IGBT sur technologie SOI en vue de l'amélioration des performances à haute température de composants de puissance et de protections ESD
Houssam Arbess1

Dans le cadre du projet FNRAE COTECH, nos travaux avaient pour objectifs d'améliorer le fonctionnement des structures électroniques à haute température d'une technologie SOI (200°C). La technologie choisie pour ce travail est une technologie de puissance intelligente comprenant une bibliothèque CMOS basse tension (5V), des transistors de puissance LDMOS (25V, 45V et 80V) et des transistors bipolaires NPN et PNP. Afin de caractériser cette technologie en température, dans un premier temps, nous avons conçu un véhicule de test en introduisant certaines règles de dessin bénéfiques pour le comportement en température, à la fois pour les composants basse et haute puissance. Nous avons également étudié une nouvelle architecture de composants combinant au sein d'un même composant un composant MOS et un composant IGBT, dans un objectif d'auto-compensation des effets négatifs de la température. Afin d'optimiser la conception de ces composants mixtes MOS-IGBT, la méthodologie que nous avons adoptée s'est appuyée sur des simulations 2D et 3D sur Sentaurus. Dans le cadre de ce travail, deux véhicules de test ont été réalisés et caractérisés. Ces structures mixtes MOS-IGBT ont été proposées en tant que structures de protection contre les décharges électrostatiques (ESD) pour remplacer une structure de protection de type "power clamp". En s'appuyant sur la simulation 3D, nous avons proposé plusieurs solutions, à la fois topologiques et d'architecture, permettant d'augmenter significativement le niveau de ce courant. Ces diverses solutions ont été validées expérimentalement. Enfin, les bonnes performances de ces structures mixtes ont motivé leur étude en tant que structures de puissance.
1 :  LAAS - Laboratoire d'analyse et d'architecture des systèmes [Toulouse]
LAAS-ISGE
Haute température MOS-IGBT SCR Simulation 3D SOI ESD

Within the framework of COTECH FNRAE project, the objectives of our work were the improvement of the SOI electronic structures at high-temperature operation (200°C). The chosen technology in this work is a smart power technology including low voltage CMOS (5 V), LDMOS power transistors (25 V, 45 V and 80 V), NPN and PNP bipolar transistor. To characterize this technology at different temperatures, as a first step, we designed a test vehicle by introducing specific design rules beneficial for the temperature behavior, both for low and high power components. We also studied new components architecture by combining in a single component a MOS and an IGBT, with an objective of self-compensation of the negative effects of temperature. To optimize the performance of these components (mixed MOS-IGBT), our methodology was based on using 2D and 3D Sentaurus physical simulation. As part of this work, two test vehicles were produced and characterized. These mixed structures MOS-IGBT have been proposed as ESD protection structures (Electro Static Discharge protection structures), to replace the LDMOS of a power clamp circuit. Based on 3D simulation, we have proposed several solutions, both topological and architectural, to significantly increase the level of the holding current. These various solutions have been experimentally validated. Finally, the good performance of these mixed structures have motivated their study as power structures.