122 articles  [english version]
Fiche concise Thèses
Design of SRAM for CMOS 32nm
Hamouche L.
Thèses. INSA de Lyon (15/12/2011), Bruno Allard (Dir.)
[oai:tel.archives-ouvertes.fr:tel-00715803] - http://tel.archives-ouvertes.fr/tel-00715803
Liste des fichiers attachés à ce document : 
PDF
these.pdf(4.8 MB)
Lahcen Hamouche1
1 :  Ampère
http://www.ampere-lab.fr/
CNRS : UMR5005 – Université Claude Bernard - Lyon I (UCBL) – Institut National des Sciences Appliquées [INSA] - Lyon – Ecole Centrale de Lyon
Bât. 721 LA DOUA 43, boulev. du 11 novembre 1918 69622 VILLEURBANNE CEDEX
France
STAR - Dépôt national des thèses électroniques
Design of SRAM for CMOS 32nm
Conception de mémoires SRAM en technologie CMOS32 nm
15/12/2011
The PhD thesis focuses on the always-on low power SRAM memories (essentially low dynamic power) in thin CMOS technology node CMOS 32nm and beyond. It reviews the state of the art of the eSRAM and describes different techniques to reduce the static and dynamic power consumption with respect the variability issue. Main techniques of power reduction are reviewed with their contributions and their limitations. It presents also a discussion about a statistical variability modeling and the variability effects on the yield. An original low power architecture based on 5T-Portless bit-cell is presented, with current mode read/write operations, as an ideal candidate for the always-on SRAM memories. A test chip implementation in CMOS 32nm of the 5T-Porless is designed and a comparison with an existing 6T SRAM memory is presented based on simulation. Some test chip functionality results and power consumption are performed. Finally the conclusion highlights the major contributions of the study and discusses the various simplification assumptions to see possible limitations. It is concluded affirmatively about industrial interest of the 5T-Portless SRAM for always-on embedded applications. Perspectives concern the analytical modeling for statistical behavior of SRAM as the Monte-Carlo approach is no more practicable. The migration of the 5T-Portless SRAM may be already considered in advanced nodes.
De plus en plus d'applications spécifiques embarquées exigent de larges blocs de mémoires statiques SRAM. En particulier il y a un besoin de mémoires inconditionnellement actives pour lesquelles la consommation d'énergie est un paramètre clé. Par exemple les réseaux sans fil hétérogènes sont caractérisés par plusieurs interfaces tournées vers des réseaux différents, donc de multiples adresses IP simultanées. Une grande quantité de mémoire est mobilisée et pose un sérieux problème de consommation d'énergie vis-à-vis de l'autonomie de système mobile. La stratégie classique d'extinction des blocs mémoire momentanément non opérationnelle ne permet qu'une réduction faible en consommation et limite les performances dynamiques du système. Il y a donc un réel besoin pour une mémoire toujours opérationnelle avec un très faible bilan énergétique. Par ailleurs les technologies CMOS avancées posent le problème de la variabilité et la conception de mémoire SRAM doit aboutir à un niveau de fiabilité très grand. La thèse discute les verrous techniques et industriels concernant la mémoire embarquée SRAM très faible consommation. Le cas de la mémoire toujours opérationnelle représente un défi pertinent. Un état de l'art balaie les architectures SRAM avec plusieurs points de vue. Une discussion à propos de la modélisation analytique statistique comme moyen de simplification de la conception en 32nm a été développée. Une cellule alternative aux 6T, 7T et 8T, laquelle est appelée 5T-Portless présente des avantages et des performances qui repose sur son fonctionnement en mode courant à l'origine de la réduction significative de la consommation dynamique ajoutée à une cellule intrinsèquement peu fruiteuse. Un démonstrateur de 64kb (1024x64b) en CMOS32nm a été réalisé, les résultats de mesure confirment l'intérêt industriel de cette mémoire.
Sciences de l'ingénieur/Autre

INSA de Lyon
EEA Electroniique, électrotechnique et automatique
2011ISAL0013
Anglais

Bruno Allard
Amara Amara(président);Bruno Allard;Amara Amara;Patrick Girard;Jean-Michel Portal;David Turgis;Patrick Girard(rapporteur);Jean-Michel Portal(rapporteur)

Micro Electronic Memory – CMOS SRAM - Static Random Access Memories – Energy in Electronic Systems – Mobile System – Low Burden – Low Power Integrated Circuit – Embedded Energy – System Design
Mémoires en microélectronique – Circuit CMOS SRAM – Energie dans les systèmes électroniques – Système portable – Basse consommation – Circuit intégré à faible consommation – Energie embarquée