Efficacité d'isolation dans les circuits intégrés de puissance isolés par jonction
Résumé
The research work presented in this report deals with SMART POWER integration technics integrating on the same substrate both high voltage power components (in the range of 80V) and low voltage command circuitry (CMOS). We focus our work on abnormal bias conditions when the isolation circuit fails : the normally reversed biased isolation diodes become forward biased and induce a large electron current in the bulk of the IC (Ie>1A). Firstly, we highlight the parasitic current consequences and features and describe some protection technics. Based through physical nderstanding using 2D numerical simulations, we present two protection families able to prevent substrate currents in IC's. The first one, named passive protection, using guard rings or insulated MOS, takes the most of the electron collection and recombination. The second one, named active protection, acts on the substrate bias itself and permits to deflect the parastic current from the sensitive areas or to force the isolation diodes to stay in the reverse bias mode. Our proposals are validated through dedicated test components and tested in real IC's application, fabricated in a SmartMosTM IC technology. Hence, substrate currents observed in the IC's are below 50µA.
Les travaux de recherche présentés dans ce mémoire s'inscrivent dans le cadre du développement des techniques d'intégration de puissance SMART POWER, technologies où cohabitent sur le même substrat des composants de puissance haute tension (dans la gamme de 80V) et des composants de commande base tension de type CMOS. Nous étudions les modes de fonctionnement anormaux pendant lesquels l'isolation entre les différents blocs du circuit n'est plus assurée. Les diodes d'isolation, normalement maintenues à l'état bloqué, se retrouvent polarisées en direct ce qui se traduit par l'injection d'un important courant d'électrons dans le substrat du circuit intégré (Ie>1A). Nous détaillons d'abord les caractéristiques et les conséquences de ces courants parasites et donnons un inventaire des techniques de protection employées. Sur la base d'une compréhension physique des mécanismes mis en jeu, appuyés par des simulations numriques 2D, nous présentons deux familles de solutions permettant de protéger le circuit intégré contre ces courants de substrat. La première, dite passive, exploite au mieux la collection et la recombinaison de ces électrons, soit par des anneaux de garde, soit par des MOS de puissance isolés. La seconde dite active, agi sur la polarisation du substrat lui-même et permet, soit de détourner efficacement le courant parasite des zones sensibles, soit de maintenir la diode d'isolation à l'état bloqué. Nous avons ensuite validé ces propositions par des composants de tests spécifiques, puis caractérisé leur efficacité au sein de circuits intégrés complets, réalisés dans des technologies SmartMosTM. Nous avons ainsi obtenu des circuits intégrés dont les courants de substrat sont inférieurs à 50µA.