CMOS transistors process integration effects on Nickel-Platinum alloy silicide formation for 65 and 45 nm technology nodes.
ETUDE DE LA FORMATION DU SILICIURE DE NICKEL-PLATINE INTEGRE DANS LA FABRICATION DE TRANSISTORS CMOS POUR LES TECHNOLOGIES 65 ET 45 NM
Résumé
Nickel-Platinum silicide integration in CMOS transistors occurs difficulties to control its own formation. These kinds of problems can lead to abnormal nickel encroachment shunting down the transistor and decreasing yields. The aim of this thesis is to improve the physic phenomenon understanding, which appear randomly on advanced microelectronic integrated circuits. The study of this unusual phenomenon has been realized thanks to local characterization techniques: leakage detection by voltage contrast, SIMS, electronic microscopy and atom probe tomography. Statistical results and characterization bring together allow us to provide a silicide defect growth sketch function of silicide formation process and chemical elements redistribution.
L'intégration du siliciure de nickel allié à un faible pourcentage de platine dans un environnement de transistors CMOS génère des difficultés à contrôler sa formation. Ces problèmes peuvent se traduire par une migration anormale du nickel court-circuitant le transistor, impactant les rendements de fabrication. L'objectif de cette thèse est d'améliorer la compréhension de ce phénomène physique apparaissant de manière aléatoire à l'échelle d'un circuit intégré pour la microélectronique avancée. L'étude de ce phénomène rare a été conduite à l'aide de méthodes de caractérisation locales aux limites des possibilités techniques actuelles : détection des fuites par contraste de tension, SIMS, Microscopie électronique et sonde atomique tomographique. L'ensemble des résultats statistiques et des caractérisations réalisées ont permis de proposer un scénario de formation des défauts du siliciure en fonction des conditions de sa formation et de la redistribution des éléments chimiques en présence.
Loading...