login
english version rss feed
Detailed view PhD thesis
Université de Provence - Aix-Marseille I (25/11/2008), ANDREAS KAISER (Dir.)
Attached file list to this document: 
PDF
RUDOLFFFrancoisThese.pdf(47.6 MB)
Méthodologie de conception nanowatt dédiée aux applications Smart-Card
Francois Rudolff1

La surface occupée par la mémoire et la circuiterie digitale dans une carte à puce est prépondérante, ce qui motive l'utilisation de technologies à forte densité, mais impliquant une tension d'alimentation Vdd en dessous du volt. Par ailleurs, les cartes à puces étant destinées à des applications nomades, leur consommation est limitée alors que les fonctionnalités demandées deviennent plus nombreuses, ce qui nécessite de diminuer la consommation de chaque fonction élémentaire. Ainsi, le concepteur est amené à dimensionner des cellules analogiques fonctionnant sous spécifications nanowatt (faible tension d'alimentation - au plus 1 Volt - et faible consommation - quelques dizaines à quelques centaines de nano-ampères - ). Cette étude traite de l'élaboration d'une méthodologie de conception de circuits analogiques nanowatt, et de son application au domaine de la carte à puce. La méthodologie développée a été appliquée à des architectures autopolarisées et à polarisation fixée. Les circuits dimensionnés sous spécifications nanowatt, ont été simulés avec Spectre et les paramètres BSIM3v3 de la technologie CMOS 0.15µm de la société ATMEL. Les transistors qui ont été utilisés sont des transistors haute tension (HV oxyde épais). Les résultats de simulation se sont révélés cohérents avec les performances prédites par la méthodologie. Les mesures expérimentales ont confirmé l'aptitude de la méthodologie au dimensionnement de circuits sous spécifications nanowatt.
1:  IM2NP - Institut Matériaux Microélectronique Nanosciences de Provence
Carte à puce – circuit intégré – CMOS – nanowatt – faible puissance – faible consommation – faible tension – faible courant – CAO – méthodologie

Nanowatt design methodology dedicated to Smart-Card applications
Memory cells and digital circuits mainly occupy silicon area in smart-cards, so strong density technologies are used, but associated supply voltage Vdd becomes lower than 1 volt. Besides, smard-cards are dedicated to portable application, so their consumption is limited, whereas required functionnalities increase, then elementary function consumption must be reduced. Thus, designer sizes analog cells working with nanowatt specifications (low voltage supply - no more 1 volt- and low consumption- few tens at few hundreds nano-amper). This study deals with a nanowatt analog circuit design methodology and its application to smart-card area. Self-biased and fixed bias architectures were designed with the developped methodology. Circuits sized for nanowatt specifications were simulated with Spectre and BSIM3v3 parameters of ATMEL 0.15µm CMOS technology. Transistors used in circuits are high voltage devices (HV thick oxide) Simulation results and methodology prediction are similar. Measures confirmed methodology capability to circuit sizing with nanowatt specifications.
Smart card – integrated circuit – CMOS – nanowatt – low power – low consumption – low voltage – low current – CAD – methodology

all articles on CCSd database...
all articles on CCSd database...
all articles on CCSd database...
all articles on CCSd database...
all articles on CCSd database...