login
english version rss feed
Detailed view PhD thesis
Université Paul Sabatier - Toulouse III (29/03/2007), M.BAFLEUR (Dir.)
Attached file list to this document: 
PDF
These_17nov08.pdf(4.4 MB)
Structures de protection innovantes contre les décharges électrostatiques dédiées aux entrées/sorties hautes tensions de technologies SmartPower
Amaury Gendron1

Les travaux effectués au cours de cette thèse visent à développer des structures de protections contre les décharges électrostatiques (ESD) adaptées aux Entrées/Sorties hautes tensions (40V100V) dans le cadre d'applications automobiles et Ethernet. Pour satisfaire ce type de spécification, caractérisé par une fenêtre de conception ESD étroite, la protection doit présenter une caractéristique électrique à faible repliement, ou sans repliement, une tension de fonctionnement élevée et une résistance à l'état passant (RON) faible. De plus, la robustesse ESD requise est d'au moins 2kV HBM (Human Body Model) et peut atteindre 8kV. Le transistor bipolaire autopolarisé a été retenu comme composant de base des protections développées, en raison de ses bonnes propriétés en termes de robustesse et de RON. Dans un premier temps, nous avons mené une étude théorique approfondie dans l'optique de déterminer les paramètres contrôlant son déclenchement et son comportement à l'état passant, sous l'effet des fortes densités de courant et des températures élevées induites par les ESD. En particulier, un nouveau modèle a été établi lorsque la diminution du rapport d'injection en forte injection conduit à de très faibles valeurs. Des règles de dessin adaptées aux spécifications visées ont ainsi pu être définies. Dans ce travail, nous proposons différentes solutions permettant de répondre aux exigences de protection des Entrées/Sorties hautes tensions. Ainsi, quatre types de protections innovantes ont été développés : des transistors bipolaires PNP dont le RON est optimisé, des structures couplant un transistor PNP latéral avec une diode verticale, un transistor NPN dont le gain est fortement dégradé afin d'augmenter la tension de fonctionnement et des transistors NPN avec une région flottante dans la base ou dans le collecteur. Dans chaque cas, en s'appuyant sur l'analyse des mécanismes physiques à l'aide de la simulation physique 2D, nous avons défini les stratégies d'optimisation appr opriées. Les résultats obtenus permettent de diviser par deux la surface des protections par rapport à la solution classique de mise en série de plusieurs protections basses tensions.
1:  LAAS - Laboratoire d'analyse et d'architecture des systèmes [Toulouse]
LAAS-ISGE
Décharge électrostatique (ESD) – Fiabilité des circuits intégrés – Technologie SmartPower – Simulation TCAD – Transistor bipolaire autopolarisé – Physique de la forte injection – Dégradation thermique

The aim of this dissertation was to develop protections structures against electrostatic discharges (ESD) dedicated to high voltages (40V100V) Inputs/Outputs, in the context of automotive or Ethernet applications. To fulfill this kind of specification, characterized by a narrow ESD design window, the protection should exhibit an electrical characteristic with a soft snapback, or no snapback, a high operating voltage and a low on-state resistance (RON). Beside, the required ESD robustness is at least 2kV HBM (Human Body Model), and could achieve 8 kV. We have chosen to realize these protections with self-biased bipolar transistors, which have attractive robustness and RON properties. In a first step, we have lead a thorough theoretical study in order to determine the parameters controlling the triggering and the on-state behavior under high current densities and high temperatures conditions. In particular, a new model was proposed to describe the injection ratio variations when its value is very low values. By taking advantage of this description, design guidelines were defined. In this work, we proposed have several solutions which satisfy the high voltage I/O requirements. Four types of innovative protections were developed: PNP bipolar transistors with an optimized RON, structures in which a lateral PNP transistor is coupled with a vertical diode, very low gain NPN transistors, and NPN transistors with a floating region in the base or the collector. In each case, the analysis of the physical mechanisms by 2D electrothermal simulation has lead to define appropriate optimization strategies. The best results have allowed reducing by two the surface, compared to the standard solution based on a stack of several low voltages protections.
Electrostatic discharge (ESD) – Integrated circuits reliability – Smart power technology – Electro-thermal devices simulation (TCAD) – Self biased bipolar transistor – High injection physics – Thermal degradation

all articles on CCSd database...
all articles on CCSd database...
all articles on CCSd database...
all articles on CCSd database...
all articles on CCSd database...