Contribution to the verification of integrated circuits in a multivalued environment

Contribution à la vérification des circuits intégrés dans un environnement multivalué

J.-P. Caisso (1, 2)

1 TIMA - Techniques de l'Informatique et de la Microélectronique pour l'Architecture des systèmes intégrés
2 IMAG - Institut d'Informatique et de Mathématiques Appliquées de Grenoble

Le but de cette thèse est de spécifier des outils de simulation, de simulation de pannes et de génération de vecteurs de test, utilisables sur des circuits v.l.s.i. décrits sous forme de réseaux de transistors. Un transistor MOS (interrupteur) est par nature bi-directionnel, et il est impossible de prévoir le sens des courants qui le traversent sans appliquer aux réseaux de transistors un traitement préliminaire, qui reconnait les boucles et les transistors de transmission, et définit le sens de propagation des signaux. Ce traitement préliminaire, bien qu'il permette à la vérification proprement dite d'être plus rapide, ne respecte par le concept de réseau bi-directionnel. On a donc choisi de vérifier les réseaux de transistors de façon directe, en créant des outils qui pallient l'ignorance des courants. En outre, l'algèbre des états représentant les signaux qui circulent dans les réseaux, doit être choisie de façon a pouvoir modéliser tous les comportements spécifiques de ce niveau de description. Cette algèbre est multivaluée, et comporte des couples (valeur, force) décrivant la tension et l'intensité des signaux

Mots clés: algèbres multivaluées; simulation; simulation de pannes; génération de vecteurs de test; réseaux de transistors; réseaux d'interrupteurs

Domaines: Modélisation et simulation

J.-P. Caisso. Contribution à la vérification des circuits intégrés dans un environnement multivalué. Modélisation et simulation. Institut National Polytechnique de Grenoble - INPG, 1987. Français. ⟨NNT : ⟩. ⟨tel-00325819⟩