 |
|
|
|
| Detailed view | PhD thesis |
|
|
| Institut National Polytechnique de Grenoble - INPG (09/07/1986), Gabrièle Saucier (Dir.) |
|
|
| Attached file list to this document: | |||||
|
|||||
|
|
|
| Conception de PLA CMOS |
|
|
| Abbas Dandache1 |
|
|
|
| Etude des PLA CMOS. Les 4 aspects suivants sont développés : ― performance électrique: spécification d'évaluation électrique et temporelle de PLA par une technique hybride estimation-simulation basée sur la recherche du chemin critique d'E/S dans le PLA; ― distribution des types de pannes en fin de fabrication et leurs manifestations électriques et logiques. Une approche vers le test de PLA CMOS est également présentée; ― amélioration du rendement de fabrication par la conception de PLA reconfigurable (ajout de lignes supplémentaires; ― partitionnement de PLA en vue de réduire la surface, le temps de réponse, et de faciliter la reconfiguration et l'interconnexion avec les blocs voisins |
|
|
|
|
|
|
|
|
|
| 1: | IMAG - Institut d'Informatique et de Mathématiques Appliquées de Grenoble |
|
|
|
|
|
|
|
| Circuit intégré – Circuit VLSI – Réseau logique programmable – Evaluation performance – Analyse temporelle – Simulation – Panne – Vérification – Rendement – Fabrication microélectronique – Reconstitution – Interconnexion – Conception assistée – Technologie MOS |
| CMOS PLA design |
| . |
| ntegrated circuit – VLSI circuit – Programmable logic array – Performance evaluation – Time analysis – Simulation – Breakdown – Verification – Yield – Microelectronic fabrication – Reconstitution – Interconnection – Computer aided design – MOS technology |
| tel-00320622, version 1 | |
| http://tel.archives-ouvertes.fr/tel-00320622 | |
| oai:tel.archives-ouvertes.fr:tel-00320622 | |
| From: Thèses Imag | |
| Submitted on: Thursday, 11 September 2008 13:37:33 | |
| Updated on: Thursday, 11 September 2008 14:05:20 | |
