Detailed view

PhD thesis

Institut National Polytechnique de Grenoble - INPG (28/11/1985), Gabrièle Saucier (Dir.)

Attached file list to this document:

PDF Rarivomanana.Jens-A_1985_these.pdf(16.3 MB)

Système CADOC : génération fonctionnelle de test pour les circuits complexes

Jens A. Rarivomanana1

Le système CADOC est un outil de conception assisté pour circuits VLSI, basé sur le langage CADOC-LD. Présentation du langage CADOC-LD en tenant compte de l'étude du langage de description de matériel CHDL. Application à partir du langage CADOC-LD basée sur les techniques d'exécution symbolique temporisée et de l'intelligence artificielle

1:	IMAG - Institut d'Informatique et de Mathématiques Appliquées de Grenoble

keyword(s) : Conception assistée – Essai – Circuit VLSI – Intelligence artificielle – Circuit intégré – Langage CADOC-LD – Exécution symbolique – Langage CHDL

CADOC system: functionnal generation of test for the complex circuits

.

english keyword(s) : Computer aided design – Test – VLSI circuit – Artificial intelligence – Integrated circuit

tel-00319028, version 1

http://tel.archives-ouvertes.fr/tel-00319028

oai:tel.archives-ouvertes.fr:tel-00319028

From: Thèses Imag <>

Submitted on: Friday, 5 September 2008 13:22:15

Updated on: Friday, 5 September 2008 13:38:41