 |
|
|
|
| Detailed view | PhD thesis |
|
|
| Institut National Polytechnique de Grenoble - INPG (21/10/1985), Gabrièle Saucier (Dir.) |
|
|
| Attached file list to this document: | |||||
|
|||||
|
|
|
| Test fonctionnel des circuits intégrés digitaux |
|
|
| Eric Archambeau1 |
|
|
|
| L'objet de cette thèse est l'étude de deux méthodes de génération automatique de vecteurs de test pour les circuits intégrés digitaux. Après un rappel des problèmes actuels posés par le test des circuits VLSI (partie I), deux méthodes de génération automatique de vecteurs de test adressant deux types différents d'hypothèses de pannes sont présentées: une méthode heuristique de génération de vecteurs (partie II) et une méthode de test pseudo-exhaustif (partie III) |
|
|
|
|
|
|
|
|
|
| 1: | IMAG - Institut d'Informatique et de Mathématiques Appliquées de Grenoble |
|
|
|
|
|
|
|
| Circuit intégré – Circuit VLSI – Analyse fonctionnement – Contrôle automatique – Essai – Programme ordinateur – Détection panne – Coût – Circuit numérique – Thèse – Programme REPTIL – Programme P.E.T. |
| Functional test of digital integrated circuits |
| . |
| Integrated circuit – VLSI circuit – Operation study – Automatic monitoring – Test – Computer program – Failure detection – Costs – Digital circuit |
| tel-00316164, version 1 | |
| http://tel.archives-ouvertes.fr/tel-00316164 | |
| oai:tel.archives-ouvertes.fr:tel-00316164 | |
| From: Thèses Imag | |
| Submitted on: Wednesday, 3 September 2008 07:04:36 | |
| Updated on: Wednesday, 3 September 2008 08:55:36 | |
