login
english version rss feed
Detailed view PhD thesis
Institut National Polytechnique de Grenoble - INPG (16/11/2007), VELAZCO Raoul (Dir.)
Attached file list to this document: 
PDF
dcl_0271.pdf(8.8 MB)
Développement de circuits logiques programmables résistants aux aléas logiques en technologie CMOS submicrométrique
S. Bonacini1

L'électronique associée aux détecteurs de particules du grand collisionneur d'hadrons (LHC), en construction au CERN, fonctionnera dans un environnement très radioactif. La plupart des composants microélectroniques développés pour la première génération des expériences du LHC ont été conçues avec des buts spécifiques et très précis, non adaptables pour d'autres applications. Les composants commerciaux ne peuvent pas être employés en proximité du point de collision des particules, car ils ne sont pas tolérants aux radiations. Cette thèse contribue à couvrir le besoin en composants programmables résistants aux rayonnements et aux alea logiques pour les expériences de physique des hautes énergies. Dans ce sens, deux composants sont en cours de développement : un dispositif logique programmable (PLD) et un réseau de portes programmables in-situ (FPGA). Ce travail s'est concentré également sur la recherche d'un registre résistant aux alea logiques dans les deux technologies mentionnées. Le registre est utilisé comme bascule pour les données d'utilisateur dans le FPGA et le PLD, mais aussi comme cellule de configuration dans le FPGA.
1:  CERN - European Organization for Nuclear Research
Circuits intégrés – effets des radiations – alea logique – circuits programmables – grand collisionneur d'hadrons

Development of Single-Event Upset hardened programmable logic devices in deep submicron CMOS
The electronics associated to the particle detectors of the Large Hadron Collider (LHC), under construction at CERN, will operate in a very harsh radiation environment. Most of the microelectronics components developed for the first generation of LHC experiments have been designed with very precise experiment-specific goals and are hardly adaptable to other applications. Commercial On-The-Shelf (COTS) components cannot be used in the vicinity of particle collision due to their poor radiation tolerance. This thesis is a contribution to the effort to cover the need for radiation-tolerant SEU-robust programmable components for application in High Energy Physics (HEP) experiments. Two components are under development: a Programmable Logic Device (PLD) and a Field-Programmable Gate Array (FPGA). The PLD is a fuse-based, 10-input, 8-I/O general architecture device in 0.25 μm CMOS technology. The FPGA under development is instead a 32 × 32 logic block array, equivalent to ~25k gates, in 0.13 μm CMOS. This work focussed also on the research for an SEU-robust register in both the mentioned technologies. The SEU-robust register is employed as a user data flip-flop in the FPGA and PLD designs and as a configuration cell as well in the FPGA design.
Integrated Circuits – radiation effects – Single-Event Upset – FPGA – PLD – Large Hadron Collider

all articles on CCSd database...
all articles on CCSd database...
all articles on CCSd database...
all articles on CCSd database...
all articles on CCSd database...