s'authentifier
version française rss feed
Fiche détaillée Thèses
Institut National Polytechnique de Grenoble - INPG (20/06/1994), JERRAYA A. A. (Dir.)
Liste des fichiers attachés à ce document : 
PDF
tel-00010758.pdf(1011.1 KB)
Etude des liens entre la synthèse architecturale et la synthèse au niveau transfert de registres
M. Aichouchi1

Cette these presente une contribution a la compilation de silicium. Elle traite de l'integration d'un outil de synthese architecturale dans
les environnements de CAO existants. Il s'agit de la personnalisation de l'architecture abstraite, resultat de la synthese de haut niveau, pour la
generation d'une description compatible avec les outils de simulation et de synthese au niveau transfert de registres. Le but etant d'offrir
plusieurs modeles architecturaux utilisant differents modeles de synchronisation afin de couvrir les besoins de differentes applications. Apres
une introduction de l'outil de synthese architecturale AMICAL et de plusieurs modeles architecturaux au niveau transfert de registres, cette these
presente une methode et un outil pour la personnalisation de l'architecture abstraite generee par AMICAL et la traduction des fichiers de sortie
donnes en SOLAR en leurs equivalents VHDL. Finalement, une etude comparative des differents modeles architecturaux sur plusieurs
exemples est detaillee. Cette etude montre qu'il faut plusieurs modeles architecturaux pour differentes applications. Ces modeles architecturaux
se differencient entre eux par leur structure, leur bibliotheque de macro-composants et leur modele de synchronisation utilise.
1 :  TIMA - Techniques of Informatics and Microelectronics for integrated systems Architecture
langage de description – synthèse architecturale
http://tima.imag.fr/publications/files/th/els_30.pdf

Linking architectural synthesis with register transfer level synthesis
This thesis presents a contribution to the domain of silicon compilation. It deals with the integration of an architectural synthesis tool within the existing CAD environments. The main issue is the personalization of the abstract architecture resulting from the high-level synthesis, in order to generate descriptions which are compatible with the existing RTL simulation and synthesis tools. The goal is to provide several architectural models using different synchronization schemes in order to meet different application needs. After the introduction of the architectural synthesis tool AMICAL and several RTL architectural models, this thesis presents a method and a tool for the personalization of the abstract architecture generated by AMICAL, and the translation of the resulting SOLAR files into their VHDL equivalents. Finally, a comparative study of the different architectural models using several exemples is detailed. This study indicates that we need several architectural models for different applications. These architectural models differ in the structure, the macro-component library and the synchronization model used.
hardware description languages – hardware/software co-design

tous les articles de la base du CCSd...
tous les articles de la base du CCSd...
tous les articles de la base du CCSd...
tous les articles de la base du CCSd...
tous les articles de la base du CCSd...