login
english version rss feed
Detailed view PhD thesis
Université Paris Sud - Paris XI (17/07/2003), NI Yang (Dir.)
Attached file list to this document: 
PDF
tel-00010586.pdf(6 MB)
Capteur d'image logarithmique avec compensation "on-chip" du bruit spatial fixe
Karine MATOU1

Cette thèse s'articule autour du concept "système de vision à base de rétine électronique". Le travail de cette thèse porte plus particulièrement sur la conception et la réalisation d'un capteur d'image CMOS logarithmique avec une fonction de compensation on-chip du BSF (Bruit Spatial Fixe). Les expériences récentes montrent qu'un capteur d'image ayant une réponse logarithmique, similaire à celle de l'œil humain, est très adapté pour des applications de vision. Cette réponse logarithmique donne non seulement un signal image directement proportionnel au contraste optique mais aussi une plage dynamique de fonctionnement très étendu liée à la compression opérée par la fonction logarithmique.
L'un des principaux problèmes dans un capteur d'image logarithmique, est le BSF. Ce bruit réduit la qualité de l'image et limite l'utilisation de ce type de capteur dans des applications de vision. Dans cette thèse, nous avons exploré une structure radicalement différente de celle utilisée par beaucoup d'autres chercheurs : utilisation d'une photodiode en mode photovoltaïque plutôt qu'en mode photoconducteur. Cette photodiode combinée avec un transistor d'initialisation permet de générer un signal de référence noir dans n'importe qu'elle condition lumineuse. Cette nouvelle approche ouvre la voie à une compensation on-chip du BSF simple et efficace. Ce photorécepteur a été intensément étudié dans cette thèse. Un circuit prototype a été conçu et fabriqué dans une technologie CMOS standard 0,8um via le service CMP français. Il a été entièrement testé et caractérisé. Le résultat expérimental a non seulement validé les prédictions théoriques mais aussi a démontré une bonne qualité de l'image et aussi une bonne sensibilité en condition de faible illumination. Certains problèmes de conception et phénomènes électriques ont été également étudiés dans cette thèse. Des solutions proposées à ces problèmes peuvent être intéressantes pour les concepteurs et les chercheurs dans ce domaine. A la fin, quelques questions en suspens sur le capteur d'image logarithmique ont été soulignées et des directions de recherche correspondantes ont été précisées.
1:  Département Electronique Physique de l'Institut national Télécommunication
technologie MOS – capteur

This thesis is inserted in the research project on «Vision System by Silicon Retina ». The research work of this thesis is focused on the design and realisation of a CMOS logarithmic imager with an onchip
FPN (Fixed Pattern Noise) compensation in standard CMOS technology. Recent experiences
have shown that an image sensor with logarithmic response, similar to that of human eyes, is very
adapted to vision applications. This logarithmic response gives not only an image signal proportional
to the optical contrast but also a wide dynamic range thanks to the logarithmic compression.
One of the most critical problems is the FPN from a logarithmic pixel array, which reduces the quality
of image and limits its utility in real applications. In this thesis, we have explored a structure radically
different from these used by many other researchers: using a photodiode working in solar cell mode
rather than in photoconductor mode. Besides this photodiode is combined with a reset transistor which
permits the generation of dark reference signal under illumination conditions. This new approach
opens the way to an easy and effective on-chip compensation of FPN.
This photoreceptor has been intensively studied in this thesis and a 160x120-pixel prototype chip has
been designed and fabricated in 0.8µm CMOS technology via French CMP service. This prototype
chip has been fully tested and characterised. The results of this experimentation has not only validated
the theoretical predictions but also demonstrated a good image quality and a high sensitivity. Some
design and electrical problems and phenomena in this sensor chip have been also investigated in this
thesis and the solutions to these problems could be interesting to designers and researchers in this area.
At the end some open questions on the logarithmic imager have been underlined and correspondent
research directions have been pointed out.
CMOS technology – sensor

all articles on CCSd database...
all articles on CCSd database...
all articles on CCSd database...
all articles on CCSd database...
all articles on CCSd database...