Accueil
Déposer
S'authentifier
S'inscrire
Consulter
Par domaine
Les 30 dernières thèses déposées
Par organisme de délivrance
Par année de soutenance
Par collection
Rechercher
Recherche simple
Recherche avancée
Accès par identifiant
Exporter une liste de publication
S'abonner
Manuel
À propos
version française
english version
Nombre de documents trouvés : 8 documents
Conception de SoC à Base d'Horloges Abstraites : Vers l'Exploration d'Architectures en MARTE
Abdallah A. S.
Université des Sciences et Technologie de Lille - Lille I (30/03/2011), Jean-luc Dekeyser (Dir.) [tel-00597031 - version 1]
Conception de SoC à Base d'Horloges Abstraites : Vers l'Exploration d'Architectures en MARTE
Abdallah A.
Université des Sciences et Technologie de Lille - Lille I (2011-03-30), Jean-Luc Dekeyser (Dir.) [tel-00567963 - version 1]
Méthode de conception rapide d'architecture massivement parallèle sur puce : de la modélisation à l'expérimentation sur FPGA
Baklouti M.
Université Lille 1 Sciences et Technologies École Nationale d'Ingénieurs de Sfax (2010-12-18), Jean-Luc DEKEYSER, Mohamed ABID, Philippe MARQUET (Dir.) [tel-00527894 - version 2]
Vers la reconfiguration dynamique dans les systèmes embarqués: de la modélisation à l'implémentation
Meftali S.
Université des Sciences et Technologie de Lille - Lille I (2010-07-06), David Simplot-Ryl (Pr.) [tel-00528472 - version 1]
Vers la reconfiguration dynamique dans les systèmes embarqués: de la modélisation à l'implémentation
Meftali S.
Université des Sciences et Technologie de Lille - Lille I (2010-07-06), David Simplot-Ryl (Pr.) [tel-00528470 - version 1]
MARTE based model driven design methodology for targeting dynamically reconfigurable FPGA based SoCs
Quadri I. R.
Université des Sciences et Technologie de Lille - Lille I (2010-04-20), Jean-Luc Dekeyser (Dir.) [tel-00486483 - version 2]
Un Modèle Réactif Basé sur MARTE Dédié au Calcul Intensif à Parallélisme de Données : Transformation vers le Modèle Synchrone
Huafeng Y.
Université des Sciences et Technologie de Lille - Lille I (27/11/2008), Jean-Luc Dekeyser (Dir.) [tel-00497248 - version 1]
Un flot de conception pour applications de traitement du signal systématique implémentées sur FPGA à base d'Ingénierie Dirigée par les Modèles
Le Beux S.
Université des Sciences et Technologie de Lille - Lille I (07/12/2007), Jean-Luc Dekeyser (Dir.) [tel-00322195 - version 2]
L'URL de cette page est :
http://tel.archives-ouvertes.fr/lab/dart/
tous les articles de la base du CCSd...
tous les articles de la base du CCSd...
tous les articles de la base du CCSd...